第2章：自我介绍模板与表达技巧
DFT验证工程师的自我介绍是面试的“第一印象”。本章围绕高频问题“请做一下自我介绍”，提供从回答框架、公司侧重点到实战避坑的全套策略。先掌握回答框架，再结合企业偏好调整表达。
公司侧重点对比
| 公司 | 自我介绍侧重点 |
|---|---|
| Apple / Intel | 强调量产经验、良率提升、scan/ATPG覆盖率指标；要有“生产环节”视角 |
| NVIDIA / AMD | 看重MBIST/SoC DFT架构、低功耗测试设计；展示复杂SoC项目经历 |
| 海思 / 中兴 | 关注DFT自动化脚本能力、EDA工具经验（Tessent/Mentor），以及团队规模 |
| 芯片初创公司 | 多面手：从spec到ATE测试全流程参与；强调快速迭代学习和独立解决问题的能力 |
卡片1：基础版自我介绍
面试问题：“请做一下自我介绍。”
面试官考察点：逻辑性、技术匹配度、表达自信度；是否能在1分钟内展示核心能力。
回答框架：姓名+经验年数→DFT核心能力（scan/MBIST/ATPG）→1个代表性项目及量化成果→收尾表达兴趣。
简短示例回答：“我叫张明，3年DFT验证经验。熟悉scan insertion、ATPG和MBIST。上一款7nm AI芯片项目中，扫描覆盖率做到99.2%，误测率低于0.5%。我希望在贵司继续深耕先进制程DFT设计。”
可能追问：“你如何评估一个DFT方案的测试成本？”“遇到扫描链故障怎么调试？”
卡片2：针对高层级岗位的进阶版
面试问题：“谈一谈你最有挑战性的DFT项目经验。”
面试官考察点：解决问题的能力、架构思维、对工具链和流程的深度理解。
回答框架：项目背景（芯片规模/工艺）→遇到的难点（如时钟域跨越、功耗约束）→你采取的措施（创新方案/协同团队）→最终结果（指标提升或进度改善）。
简短示例回答：“5nm GPU项目，die面积大导致scan chain长，测试时间超标。我优化了compression架构，将测试周期从300ms压缩到180ms，同时保持99.5%覆盖率。该项目已量产。”
可能追问：“你如何权衡测试覆盖率与测试时间？”“你提到的compression方案原理是什么？”
卡片3：转行/社招生自我包装
面试问题：“你并不是DFT科班出身，为什么选择我们？”
面试官考察点：学习能力、转行动机、已有技能的可迁移性。
回答框架：原有领域（如数字后端/验证）+ 与DFT的交叉点 → 自学或培训经历 → 已经掌握的DFT技能（scan/ATPG）+ 一个快速上手的小项目 → 表达对新方向的热情。
简短示例回答：“我从事数字验证2年，熟悉VCS和UPF。自学Tessent半年，独立完成了一款MCU芯片的scan插入和ATPG仿真，覆盖率98%。我认为我的验证思维和脚本能力可以快速迁移到DFT领域。”
可能追问：“你如何保证scan chain不改变原逻辑功能？”“你用过哪些DFT EDA工具？”
使用建议：在真实面试中，自我介绍后面试官的追问往往围绕你提到的技术点、项目细节和协作经历。图上的三个分支就是最常见的追问方向，提前为每个分支准备1~2个故事，能让你从容应对。