第3章 扫描链设计与实现高频问题
扫描链是DFT（可测试性设计）的核心技术，面试中常围绕链插入流程、压缩策略、时钟域处理三大方向展开。本章拆解高频问题，提供结构化回答框架与可迁移话术，帮助你在面试中展现工程深度与系统思维。
扫描链设计三大场景 · 核心挑战对照
| 设计场景 | 核心挑战 | 关键指标 | 主流方案 |
|---|---|---|---|
| 扫描链插入 | 链长平衡 · 时序收敛 | 链长、时序裕量、DRC通过率 | mux-D型 / LSSD |
| 扫描链压缩 | 覆盖率保持 · 面积开销控制 | 压缩比、故障覆盖率、测试时间 | X-tolerant / OCC / VirtualScan |
| 多时钟域设计 | 跨域同步 · 时序约束 | 时钟域数量、hold裕量、链分组 | lockup latch / 分域插入 |
请描述扫描链插入的基本流程，以及你在项目中是如何操作的？
是否理解扫描链从RTL到netlist的完整实现路径，是否具备实际工程操作经验，能否关注时序、面积、DRC等细节。
- 准备工作：RTL中添加扫描端口（scan_in/scan_out/scan_enable）
- 插入步骤：使用DFT Compiler进行链插入、链排序、链平衡
- 验证确认：生成STIL协议文件，运行ATPG验证覆盖率与DRC
扫描链插入流程：1) RTL代码中添加扫描端口和扫描使能信号；2) 使用DFT Compiler进行扫描链插入与排序；3) 生成扫描链协议和STIL文件；4) 运行ATPG验证故障覆盖率。我在项目中采用mux-D型扫描单元，优先平衡各链长度，严格约束时序裕量，最终覆盖率达98%以上。
- 如何处理扫描链中的hold timing问题？
- 扫描链与功能路径的时序差异如何分析？
- 扫描链DRC检查的主要项目有哪些？
不要忽略扫描链的时钟树平衡！插入后必须做完整DRC检查（如scan chain continuity、clock domain crossing）。链长差异过大会导致测试功耗集中，引发芯片局部过热。
你了解哪些扫描链压缩技术？在项目中如何选择压缩方案？
对主流压缩原理的理解深度、工程选型的权衡能力（压缩比 vs 面积 vs 覆盖率），以及是否关注X态、功耗等实际工程问题。
- 压缩原理：基于MISR/线性反馈移位寄存器的响应压缩
- 主流方案：X-tolerant、OCC、VirtualScan的优缺点对比
- 选型依据：根据芯片面积预算、测试时间目标、X态密度综合决策
常用压缩技术包括X-tolerant、OCC和VirtualScan。X-tolerant基于MISR压缩响应，对X态容忍度高，适合高缺陷覆盖率场景。我曾在28nm项目中采用X-tolerant方案，压缩比达10:1，测试时间缩短60%，面积开销控制在3%以内，覆盖率达98.2%。
- 压缩比对故障覆盖率的具体影响是什么？
- X-tolerant如何屏蔽X态对MISR的干扰？
- OCC压缩与X-tolerant的核心区别在哪里？
不要盲目追求高压缩比！压缩比超过15:1后，覆盖率损失加速上升，同时测试功耗可能激增。建议根据芯片规模做压缩比-覆盖率扫描曲线，找到最优平衡点。
在多个时钟域的设计中，如何设计扫描链？有哪些关键注意事项？
跨时钟域DFT设计能力，是否掌握lockup latch、时钟域分组、ATPG约束等核心技术，能否处理实际芯片中的时钟域边界问题。
- 时钟域划分：按物理时钟源分组，避免跨域链混插
- 同步策略：在跨域边界插入lockup latch解决hold问题
- 链平衡与ATPG：各域链长独立平衡，ATPG约束跨域路径
多时钟域扫描链设计：1) 按时钟域分组插入独立扫描链；2) 在跨域路径中插入lockup latch消除hold违反；3) 各域链长独立平衡。我曾在SoC项目中处理5个时钟域，采用分域插入+全局共享扫描端口方案，故障覆盖率达95%，时序全部收敛。
- lockup latch的工作原理是什么？为什么能解决跨时钟域hold？
- 跨时钟域扫描链的ATPG约束如何设置？
- 不同时钟域之间的扫描链是否可以共用扫描端口？
不能简单将所有寄存器链在一起！跨时钟域直接链连会导致hold时序灾难。必须按域分组，并在交界处使用lockup latch。同时注意每个时钟域独立做时钟树平衡，避免测试时时钟偏移过大。
📁 项目案例：28nm AI边缘芯片扫描链设计与优化
| 项目名称 | 28nm AI边缘计算芯片DFT实现 |
|---|---|
| 业务背景 | 面向智慧安防的AI推理芯片，需实现高覆盖率量产测试，芯片面积受限、功耗要求严格 |
| 规模指标 | 800万门级 · 6个时钟域 · 12条扫描链 · 测试向量约500万条 |
| 技术栈 | Synopsys DFT Compiler · TetraMAX · VCS · SpyGlass DFT |
| 核心难点 | 多时钟域同步设计 · 10:1压缩比下保持覆盖率 >98% · 测试模式功耗控制在1.5W以内 |
| 面试高频追问 |
|
| 可迁移回答话术 | 在项目中采用X-tolerant压缩 + 分域插入策略，通过分析测试向量分布动态调整链长，最终实现10:1压缩比，测试时间降低60%，面积开销仅2.8%，故障覆盖率98.5%。时钟域处理采用lockup latch同步，各域独立平衡，所有时序路径全部收敛。 |
📌 本章核心复习要点
- 扫描链插入牢记 准备→插入→验证 三步流程，关注链平衡与时序裕量
- 压缩技术选型做 压缩比-覆盖率-面积 三角权衡，用数据说服面试官
- 多时钟域设计坚持 分域插入 + lockup latch，ATPG约束要明确
- 项目案例重点准备 压缩比确定依据 和 测试功耗优化 两个追问点