4、典型缺陷类型详解：位错（螺纹位错、刃位错）、层错、微管、空洞、夹杂物等特征与危害

宽禁带半导体（如SiC、GaN、AlN及Ga₂O₃）单晶与外延材料中，晶体缺陷直接决定器件的击穿电压、漏电流、可靠性及良率。与硅材料相比，宽禁带半导体中位错密度虽可控制在10³–10⁴ cm⁻²量级，但单根位错或微管就可能导致功率器件失效。本章系统剖析六类典型缺陷的晶体学特征、形成机制、检测判据及对器件的危害等级，帮助工艺与失效分析人员建立“缺陷-电学行为-检测手段”的闭环认知。

宽禁带半导体典型缺陷分类与危害映射 六类典型晶体缺陷 位错（线缺陷） 螺纹位错 刃位错 混合位错 / 基平面位错 面/体缺陷 层错 微管 空洞 夹杂物 检测手段 XRT（X射线形貌） KOH腐蚀 + OM/SEM PL / CL 光谱 TEM / STEM AFM / 表面轮廓仪 SCM / 漏电流测试 XPS / EDX 危害等级：微管 > 夹杂物 > 空洞 > 螺纹位错 > 层错 > 刃位错（对功率器件击穿电压影响）

4.1 位错：螺纹位错与刃位错的晶体学特征与电学危害

4.1.1 核心原理：伯格斯矢量与滑移系统

位错是晶体中原子排列偏离理想周期的一维线缺陷。在4H-SiC中，主要滑移系统为基平面{0001}<11-20>，但实际外延和单晶生长中，位错线方向与伯格斯矢量（Burgers vector）的关系决定了位错类型：

  • 螺纹位错（Threading Screw Dislocation, TSD）：伯格斯矢量b = c（沿[0001]方向），位错线平行于c轴。其应力场呈螺旋对称，在表面形成六方螺旋丘（spiral hillock）。
  • 刃位错（Threading Edge Dislocation, TED）：伯格斯矢量b = a（沿<11-20>方向），位错线垂直于b，在表面形成浅蚀坑，密度通常比TSD高1–2个数量级。
  • 基平面位错（Basal Plane Dislocation, BPD）：位于(0001)面内，b = a/3<11-20>，在外延过程中易转化为TED，但残余BPD是双极型器件退化的关键因素。

4.1.2 判断方法：KOH腐蚀与X射线形貌

熔融KOH（450–500°C，1–3 min）腐蚀是工业界最常用的位错显现方法。不同位错类型在Si面（0001）呈现不同蚀坑形态：

缺陷类型蚀坑形状尺寸（µm）密度典型范围XRT特征
TSD六方深坑，中心有螺旋台阶1.5–3.010²–10³ cm⁻²白色亮点，双衍射衬度
TED小六方浅坑，无螺旋0.5–1.010³–10⁴ cm⁻²弱衬度点
BPD椭圆形或线状坑长轴2–510²–10³ cm⁻²沿基平面方向延伸

同步辐射X射线形貌（XRT）可在非破坏条件下区分位错类型：g·b = 0消光条件可判定伯格斯矢量方向。对于4H-SiC，常用g = 11-28反射区分TSD（可见）与TED（消光）。

经验提醒：KOH腐蚀后若蚀坑边缘出现“重叠双坑”或“偏心坑”，通常表示该位置存在TSD与TED的复合体或位错偶极子。在SiC MOSFET栅氧化工艺中，这类复合位错会导致局部氧化速率异常，形成“位错诱导击穿点”。

4.1.3 案例拆解：SiC MOSFET击穿电压退化与TSD相关性

背景与约束：某1200V/40A SiC MOSFET产线良率波动，批次间击穿电压（BVDSS）从平均1350V降至1180V，且高温栅偏压（HTGB）测试失效比例从0.3%升至2.1%。

初始现象：失效芯片的ID-VD曲线在600V附近出现“软击穿”台阶，而非雪崩硬击穿。对失效芯片进行KOH腐蚀后，发现漏电点对应位置存在单根TSD（蚀坑直径2.2µm），且周围无其他缺陷。

分析过程：

  1. 对同一晶圆上20颗失效芯片与20颗良品芯片进行SCM（扫描电容显微镜）分析，失效芯片的TSD处载流子浓度比背景高约3倍（1.2×10¹⁶ vs 4×10¹⁵ cm⁻³）。
  2. TCAD仿真显示，TSD周围的应变场导致杂质（N掺杂）偏聚，形成局部高掺杂柱状区域，使耗尽层在反向偏压下提前穿通。
  3. 进一步用TEM确认TSD芯部存在“空心管道”（直径约5nm），该管道在栅氧化过程中成为Na⁺等可移动离子的快速扩散通道。

操作与结果：将外延片TSD密度从800 cm⁻²降至150 cm⁻²（优化籽晶与生长速率），BVDSS平均值恢复至1330V，HTGB失效率降至0.4%。代价是生长速率从120µm/h降至80µm/h，单炉成本增加18%。

风险提示：并非所有TSD都致命。当TSD位于JFET区且远离栅氧化层界面时，其影响可能被缓冲层吸收。但若TSD密度超过500 cm⁻²，且器件工作电场超过2.5 MV/cm，则失效概率呈指数上升。因此，功率器件用衬底应明确TSD上限规格。

4.2 层错（Stacking Fault）与微管（Micropipe）

4.2.1 层错：堆垛序列破坏与双极退化

4H-SiC的理想堆垛序列为ABCB，若局部变为ABAB（3C型）或ABC（2H型），即形成层错。层错能约1.7 mJ/m²，远低于GaN（约10 mJ/m²），因此SiC中易扩展。层错主要分为两类：

  • 本征层错（ISF）：由插入或抽出半个原子层产生，常与BPD分解反应相关：BPD → ISF + 部分位错。
  • 外延层错（EPI-SF）：在外延生长中，衬底表面残留的划痕、颗粒或台阶聚并导致，呈三角形或梯形形貌。

危害机制：层错区域形成量子阱（3C-SiC带隙2.3eV vs 4H-SiC 3.26eV），在双极器件（PiN二极管、IGBT）正向导通时，电子-空穴对在层错处复合释放能量，驱动层错扩展（即“双极退化”）。实验表明，PiN二极管在20 A/cm²电流密度下工作100h，层错面积可扩展至原面积的10倍。

4.2.2 微管：中空管道缺陷的致命性

微管是沿c轴方向延伸的中空管道，直径0.1–10µm，核心为开放孔洞，起源于螺位错芯部因应力集中导致的空位聚集。微管密度是早期SiC衬底的主要品质指标，现代高质量衬底已将微管密度降至<0.1 cm⁻²，但仍有零星出现。

缺陷尺寸范围检测方法对器件影响可接受阈值
微管0.1–10 µm光学显微镜（暗场）、AFM、XRT直接短路，击穿电压降为00 cm⁻²（功率器件）
空洞（Void）亚µm–数十µm超声显微、红外透射、TEM局部电场集中，提前击穿<0.5 cm⁻²
夹杂物1–100 µmSEM-EDX、拉曼光谱、XRT应力源+漏电通道<0.1 cm⁻²
关键判据：微管在KOH腐蚀后呈现“六方深坑+中心黑洞”特征，坑底可见明显的开放管道。若用SEM观察截面，微管壁通常覆盖有3C-SiC多型体薄层。在器件制造中，即使微管位于划片道（scribe line）附近，也会因切割应力扩展导致芯片边缘碎裂。

4.2.3 实战场景：外延后微管检测与筛选

场景描述：某6英寸SiC外延产线，外延后缺陷扫描（Candela CS920）发现晶圆边缘区域有3个疑似微管信号（尺寸2–5µm）。

处理流程：

  1. 用AFM对疑似点进行三维形貌确认，发现其中2个为表面颗粒（高度0.8µm，可清洗去除），1个为真实微管（深度>10µm，开口直径3.2µm）。
  2. 对真实微管位置进行XRT衍射分析，确认其核心为超螺位错（伯格斯矢量b=2c），且周围存在应力场扩展区（半径约15µm）。
  3. 将该晶圆标记为“不可出货”，但保留用于工艺实验——在微管位置制作测试电容，验证其击穿电压仅为正常值的8%（约45V vs 550V）。

复盘：微管来源追溯至籽晶粘接工艺中的气泡残留。改进粘接剂涂布均匀性后，连续5批晶圆微管密度为0。此案例说明，微管虽致命但可通过源头控制实现零缺陷。

4.3 空洞与夹杂物：体缺陷的检测与风险评估

4.3.1 空洞的形成机制与检测

空洞是晶体内部或表面的空腔，在SiC中常见于：

  • 生长空洞（Growth Void）：由于生长界面不稳定、籽晶表面污染或气相过饱和度不足，在晶体内部形成封闭空腔。
  • 外延空洞（EPI Void）：外延前衬底表面残留的Si液滴或C颗粒，在生长初期被覆盖形成“帐篷”状空洞。
  • 氢致空洞（H-induced Void）：在H₂气氛外延中，H原子在缺陷处聚集形成纳米级空腔。

检测空洞的工业标准方法是红外透射显微镜（IRTM）和扫描声学显微镜（SAM）。IRTM利用SiC对红外光（波长>1µm）的透明性，可检测体内深度达500µm的空洞；SAM则对近表面空洞（<50µm）更敏感。

4.3.2 夹杂物的成分分析与危害

夹杂物是晶体中包裹的异相颗粒，常见类型包括：

夹杂物类型来源尺寸检测特征危害等级
碳夹杂（C inclusion）生长溶液中的C析出1–50 µm黑色颗粒，拉曼峰1580 cm⁻¹高（应力集中）
硅夹杂（Si inclusion）Si/C比失衡2–20 µm亮白色，EDX显示纯Si中（漏电）
多型体夹杂（3C-SiC）台阶聚并或相变5–100 µmPL光谱530nm发射峰高（击穿退化）
金属颗粒（Fe, Ni）设备磨损或原料污染0.5–5 µmSEM背散射亮斑，EDX确认极高（深能级陷阱）

4.3.3 案例拆解：GaN HEMT外延层中碳夹杂导致的电流崩塌

背景：某GaN-on-SiC HEMT产线，射频功率放大器在CW 10GHz测试时输出功率密度从4.5W/mm降至3.1W/mm，且出现明显的电流崩塌（gate lag > 15%）。

诊断过程：

  1. 对失效芯片进行CL（阴极发光）光谱分析，在缓冲层位置发现波长430nm的发光峰，对应CN受主能级（碳占据氮位）。
  2. 用TEM-EDX在发光区域找到直径约80nm的碳团簇，周围存在高密度位错网络（密度约10¹⁰ cm⁻²）。
  3. 进一步用SCM测量，发现碳团簇附近载流子浓度降低约40%，形成“虚拟耗尽区”，导致沟道电流被局部压缩。

解决方案：优化MOCVD生长参数——将V/III比从1200提高至1800，生长温度从1050°C降至1020°C，碳夹杂密度从2.3×10⁴ cm⁻²降至1.8×10³ cm⁻²。同时增加CBrCl₃（溴化碳）作为额外碳源补偿，使缓冲层电阻率从10⁶ Ω·cm提升至10⁹ Ω·cm。

结果：输出功率密度恢复至4.3W/mm，电流崩塌降至4%。代价是生长速率降低12%，但良率从78%提升至91%。

风险提示：空洞和夹杂物在器件制造过程中可能被“激活”——例如，位于栅极下方的空洞在刻蚀过程中暴露，导致栅金属填充异常，形成“蘑菇状”栅极，显著增加栅漏电流。因此，外延后缺陷扫描应设置“关键区域”（栅极投影区）的零容忍阈值。

4.4 缺陷间的相互作用与综合评估

实际晶体中，各类缺陷并非孤立存在。典型关联包括：

  • TSD → 微管转化：当TSD的伯格斯矢量b≥2c时，芯部应变能超过空位形成能，会自发形成中空管道。
  • BPD → TED转化：外延生长中，约90%的BPD在衬底/外延界面转化为TED，但残余BPD在双极工作下分解为层错+部分位错。
  • 夹杂物 → 位错增殖：夹杂物与基体间的热膨胀系数失配（如C在SiC中膨胀系数差约2×10⁻⁶/K），冷却过程中产生局部应力场，发射大量位错环。

综合评估缺陷危害时，建议采用“缺陷-器件-工况”三维矩阵：

缺陷类型功率二极管MOSFET射频HEMT光电器件
TSD中（漏电）高（栅氧化击穿）低中（非辐射复合）
TED低中（局部电场）低低
BPD高（双极退化）低低中
层错极高（退化）中低高（效率下降）
微管极高（短路）极高高高
空洞高高中中
夹杂物高高极高（电流崩塌）高
总结复盘：缺陷检测的核心逻辑不是“找到所有缺陷”，而是“识别影响器件功能的缺陷”。建议建立缺陷-电学性能数据库，通过统计相关性（如Weibull分布）确定每种缺陷的临界密度和临界尺寸。对于功率器件，微管和TSD应作为“零缺陷”管控项；对于射频器件，碳夹杂和缓冲层陷阱应作为重点监控项；对于光电器件，层错和位错密度直接影响内量子效率，需控制在10⁴ cm⁻²以下。

在实际产线中，缺陷检测应遵循“多尺度、多手段、分层级”策略：先用快速光学扫描（Candela/Surfscan）进行全片筛查，再用AFM/SEM对可疑点复检，最后用TEM/XRT对关键缺陷进行根因分析。通过这种“金字塔”式检测流程，可在保证检测精度的同时控制成本与产能。

← 上一章 📖 返回目录 下一章 →