信号完整性基础：高速数字信号、上升时间、带宽、传输线理论、反射、串扰、损耗、眼图、抖动等核心概念

在进入 HFSS 仿真操作之前，必须先建立一套完整的信号完整性（Signal Integrity, SI）语言体系。SerDes 链路设计本质上是在与时间、频率和电磁场打交道：芯片输出的数字信号在进入 PCB 走线后，会经历反射、衰减、耦合和时序抖动，最终在接收端被判决为 0 或 1。本章将围绕高速数字信号的本质特征，从时域与频域两个维度拆解 SI 核心概念，并建立它们之间的内在逻辑关系，为后续使用 HFSS 进行通道建模、S 参数提取和眼图分析打下理论基础。

2.1 高速数字信号的本质：上升时间与带宽

核心原理

数字信号的“高速”并不取决于时钟频率本身，而是由信号边沿的陡峭程度——即上升时间（Rise Time, Tr）决定的。一个 1 GHz 的时钟，如果上升时间长达 500 ps，其高频分量远低于一个 100 MHz 时钟但上升时间仅 100 ps 的信号。上升时间定义为信号从幅值的 10% 上升到 90% 所需的时间。更快的上升时间意味着信号中包含更丰富的频率分量，这些分量在传输介质中传播时，会因介质特性不同而产生不同的衰减和相移，从而引发信号失真。

工程上常用经验公式估算信号的有效带宽（Bandwidth, BW）：BW ≈ 0.35 / Tr（基于 10%-90% 上升时间）。这个公式告诉我们，一个 Tr=100ps 的信号，其有效带宽约为 3.5 GHz。这意味着，为了无损传输该信号，通道的 -3dB 带宽至少应达到 3.5 GHz。如果通道带宽不足，信号的高频分量会被严重衰减，导致上升时间变缓、眼图闭合。

判断方法与工程应用

在 HFSS 中，我们通常不直接仿真时域波形，而是通过仿真 S 参数来评估通道的频域响应。设计者需要将信号的带宽要求转换为对 S 参数（特别是 |S21| 插入损耗）的约束。例如，对于 25 Gbps 的 NRZ 信号，其基频为 12.5 GHz，但有效带宽需达到约 18-20 GHz（取决于 Tr）。在仿真中，我们关注 S21 在 DC 到 20 GHz 范围内的平坦度和衰减量。

案例拆解：为什么 10Gbps 链路在 5GHz 带宽下眼图闭合？

某项目使用 10Gbps NRZ 信号，PCB 走线长度 20 英寸，板材 FR4。工程师最初只关注了 S21 在 5GHz 处的损耗（约 -3dB），认为可以接受。但在系统联调时发现眼图完全闭合。通过 HFSS 仿真发现，虽然 5GHz 处损耗不大，但 10GHz 处损耗已达 -8dB，且由于 FR4 的介电常数随频率变化（色散），导致相位失真严重。信号的有效带宽是 10GHz，而通道在 10GHz 处衰减过大，导致 Tr 从 35ps 恶化到 80ps，码间干扰（ISI）急剧增加。最终通过更换低损耗板材（Megtron6）并增加接收端 CTLE 均衡，才将眼图打开。

常见误区

• 误区一：只关注时钟频率而忽略 Tr。实际上，Tr 决定了信号的能量分布范围。
• 误区二：认为带宽越高越好。过高的带宽会引入更多高频噪声，且对连接器、过孔的阻抗匹配要求更苛刻。
• 误区三：忽略介电常数色散。FR4 在 1GHz 和 10GHz 的 Dk 值差异可达 10% 以上，这会导致信号传播速度不一致，引起时序偏差。

2.2 传输线理论与反射控制

核心原理

当走线长度大于信号上升沿在介质中传播距离的 1/6 时，该走线必须被视为传输线。传输线的核心参数是特性阻抗 Z₀，它由走线几何尺寸（线宽、介质厚度）和材料特性（介电常数 Dk）决定，公式为 Z₀ = √(L/C)。信号在传播过程中，如果遇到阻抗不连续点（如过孔、连接器、走线宽度变化），就会发生反射。反射系数 Γ = (Z_L - Z₀) / (Z_L + Z₀)。反射会导致信号过冲、下冲和振铃，严重时造成误触发。

判断方法与操作流程

在 HFSS 中，我们通过 TDR（时域反射计）分析来观察阻抗变化。操作流程如下：

1. 在 HFSS 中建立走线、过孔或连接器的 3D 模型。
2. 设置波端口（Wave Port）或集总端口（Lumped Port）作为激励。
3. 求解 S 参数后，在 Results 中创建 TDR 图（通过逆傅里叶变换实现）。
4. 观察 TDR 曲线：平坦区域表示阻抗连续，凸起表示阻抗偏高（电感效应），凹陷表示阻抗偏低（电容效应）。

目标是将整个通道的阻抗波动控制在 ±10% 以内（例如 100Ω 差分阻抗，允许 90Ω-110Ω）。

案例拆解：过孔 Stub 引起的反射

设计一个 25Gbps 背板，信号从顶层走线通过一个 0.5mm 厚的背板过孔到达底层。过孔未背钻，Stub 长度约 0.4mm。在 HFSS 仿真中，TDR 显示在过孔位置阻抗下降至 75Ω（目标 100Ω），导致回波损耗 S11 在 15GHz 处达到 -8dB。分析原因是 Stub 形成了谐振腔，在特定频率产生强反射。解决方案：对过孔进行背钻，将 Stub 控制在 0.1mm 以内。优化后，TDR 阻抗恢复至 95Ω 以上，S11 在 20GHz 内优于 -15dB，眼图高度提升了 20%。

常见误区

• 误区一：认为只有走线长度很长时才需要考虑反射。实际上，过孔、连接器、封装引线等不连续点即使很短，也会在高速信号下产生显著反射。
• 误区二：只关注单端阻抗，忽略差分阻抗。差分对之间还存在耦合，差分阻抗通常比单端阻抗大（例如单端 50Ω，差分 100Ω）。
• 误区三：忽略返回路径。如果信号走线下方地平面不连续，返回电流被迫绕行，会增大回路电感，导致阻抗突变和共模噪声。

2.3 损耗、串扰与频域分析

核心原理

通道损耗主要由两部分组成：导体损耗（趋肤效应导致电阻随频率升高而增大）和介质损耗（材料偶极子极化滞后导致能量转化为热能）。损耗导致信号幅度下降，且高频分量衰减更严重，使得接收端眼图幅度变小、上升沿变缓。串扰则是相邻信号线之间的电磁耦合，分为近端串扰（NEXT）和远端串扰（FEXT）。在 HFSS 中，我们通过 S 参数矩阵来描述这些效应：S21 表示插入损耗，S11 表示回波损耗，S31/S41 表示串扰。

判断方法与设计指标

对于高速 SerDes 通道，通常有以下经验预算：

• 总插入损耗（IL）在奈奎斯特频率处应小于 -20dB（对于 25Gbps NRZ，即 12.5GHz 处）。
• 回波损耗（RL）在有效带宽内应小于 -10dB。
• 近端串扰（NEXT）和远端串扰（FEXT）应小于 -30dB。

在 HFSS 中，可以通过 S 参数扫描直接查看这些指标。此外，还可以使用 通道操作器（Channel Operating Margin, COM） 或 眼图模板 来综合评估。

案例拆解：差分对内 skew 导致的共模转换

某 56Gbps PAM4 链路，差分对内两根走线长度差 5mil（约 0.127mm）。在 HFSS 中仿真发现，由于长度差导致的时延差（skew）约为 0.8ps，在 28GHz 处产生了明显的共模分量，S21 差模损耗增加了 1.5dB。更重要的是，共模分量在连接器处激发了强烈的辐射，导致 EMI 超标。解决方案：在走线拐弯处进行蛇形补偿，将长度差控制在 1mil 以内。优化后，差模 S21 恢复平坦，共模 S21 降低了 10dB。

常见误区

• 误区一：只关注插入损耗的值，忽略损耗的平坦度。即使总损耗不大，如果高频损耗远大于低频，也会引起严重的 ISI。
• 误区二：认为串扰只发生在平行走线区域。过孔、连接器引脚区域往往是串扰的重灾区，因为空间狭小且回流路径复杂。
• 误区三：忽略电源分配网络（PDN）对信号的影响。电源噪声会通过耦合进入信号路径，表现为抖动和眼图幅度噪声。

2.4 眼图与抖动：时域综合评估

核心原理

眼图是高速数字信号质量的最直观体现。它是将长时间采集的波形按 UI（Unit Interval，单位间隔）叠加显示的结果。眼图的关键参数包括：眼高（Eye Height）、眼宽（Eye Width）、抖动（Jitter）、占空比失真等。抖动是信号边沿相对于理想位置的时域偏移，分为随机抖动（RJ，服从高斯分布）和确定性抖动（DJ，由 ISI、串扰、电源噪声等引起）。抖动直接消耗时序裕量，导致误码率（BER）上升。

判断方法与仿真流程

在 HFSS 中，我们通常不直接生成眼图，而是将 S 参数导出到 Designer 或 SystemSI 中，结合 IBIS-AMI 模型进行统计仿真。流程如下：

1. 在 HFSS 中提取通道 S 参数（Touchstone 文件）。
2. 在 Designer 中搭建收发链路，加载 S 参数模型和 IBIS-AMI 模型。
3. 设置激励为 PRBS 码型，运行瞬态仿真或统计仿真。
4. 生成眼图，测量眼高、眼宽、抖动。
5. 绘制浴盆曲线（Bathtub Curve），评估 BER 达到 1e-12 时的总抖动。

对于 25Gbps NRZ，典型要求是：眼高 > 100mV，眼宽 > 0.5 UI，总抖动 < 0.3 UI。

案例拆解：抖动预算分配与优化

一个 10Gbps 背板链路，实测总抖动为 0.35 UI，超过 0.3 UI 的预算。通过 HFSS 仿真和 TDR 分析，发现主要抖动来源是：① 连接器处阻抗不匹配导致的反射（DJ 约 0.15 UI）；② 长走线的损耗导致 ISI（DJ 约 0.1 UI）；③ 电源模块的开关噪声（RJ 约 0.05 UI）。优化措施：① 优化连接器焊盘设计，将阻抗从 85Ω 提升至 95Ω；② 在接收端增加 3 阶 CTLE 均衡，提升高频增益；③ 在电源模块输出端增加 π 型滤波。优化后，总抖动降至 0.22 UI，BER 从 1e-8 改善至 1e-15。

常见误区

• 误区一：只关注眼高，忽略眼宽。眼宽决定了时序裕量，对于 PAM4 信号，眼宽比眼高更敏感。
• 误区二：将 RJ 和 DJ 简单相加。正确的做法是使用双狄拉克模型（Dual-Dirac）计算总抖动：TJ = DJ + 2 × α × RJ，其中 α 取决于目标 BER（例如 BER=1e-12 时，α≈7）。
• 误区三：忽略码型相关性。PRBS7 和 PRBS31 码型产生的 ISI 不同，仿真时应根据实际协议要求选择码型。

2.5 核心概念总结与 HFSS 仿真映射

本章所有概念最终都指向一个目标：在 HFSS 中建立准确的通道模型，并通过 S 参数这一桥梁，将频域仿真结果转换为时域眼图和抖动指标。下表总结了核心概念与 HFSS 仿真操作之间的对应关系，帮助你在实际项目中快速定位问题。