首页
›
热销单品
›
硬件射频与高速接口
›
《HFSS Ansys 高速串行链路 SerDes 信号完整性仿真》
所属分类:硬件射频与高速接口
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
HFSS Ansys 高速串行链路 SerDes 信号完整性仿真
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
学习目标 · 课程大纲 · 适用人群
课程导入
学习目标
02
信号完整性基础
高速数字信号 · 上升时间 · 带宽
信号完整性基础
高速数字信号
03
SerDes 系统概述
SerDes 架构 · PAM4 与 NRZ 调制 · 发送端/接收端均衡(CTLE/DFE…
SerDes
系统概述
04
HFSS 建模入门
HFSS 界面 · 项目创建 · 求解类型设置(Modal/Termi…
HFSS
建模入门
05
传输线建模与仿真
微带线 · 带状线 · 共面波导的几何建模
传输线建模
仿真
06
S 参数基础
S 参数定义 · 单端与混合模式 S 参数(SDD/S… · 回波损耗
S
参数基础
07
HFSS 端口与激励设置
Wave Port · Lumped Port · 差分端口
HFSS
端口
08
网格剖分与求解设置
自适应网格 · 频点扫描设置 · 插值扫频与离散扫频
网格剖分
求解设置
09
差分互连仿真
差分对建模 · 差分阻抗 · 模式转换
差分互连仿真
差分对建模
10
过孔建模与仿真
过孔结构 · 反焊盘 · Stub 效应
过孔建模
仿真
11
连接器与封装建模
连接器模型简化 · 封装引线/焊球/再分布层建模 · 寄生参数提取与影响分析
连接器
封装建模
12
PCB 叠层与材料特性
介质损耗(Dk/Df) · 铜箔粗糙度(Hammerstad/H… · 叠层设计对高速信号的影响
PCB
叠层
13
HFSS 与 SIwave 协同
PCB 全波仿真与系统级仿真流程 · HFSS 3D Layout 模式 · 与 SIwave 的模型交互
HFSS
SIwave
14
通道仿真流程
从 HFSS 提取 S 参数 · 生成 Touchstone 文件 · 导入通道仿真工具(如 Designe…
通道仿真流程
HFSS
15
眼图仿真与分析
眼图生成原理 · 眼高/眼宽/抖动/误码率(BER)评… · HFSS 与 Designer 联合…
眼图仿真
分析
16
抖动分析
随机抖动(RJ) · 确定性抖动(DJ) · ISI
抖动分析
RJ
17
均衡与预加重仿真
发送端预加重/去加重 · 接收端 CTLE/DFE 参数设置 · 均衡对眼图改善的仿真验证
均衡
预加重仿真
18
串扰仿真与抑制
近端/远端串扰机理 · HFSS 中串扰仿真设置 · 屏蔽/间距/布线优化措施
串扰仿真
抑制
19
电源完整性基础
PDN 阻抗 · 去耦电容 · 同步开关噪声(SSN)
电源完整性基础
PDN
20
HFSS 高级功能
参数化扫描 · 优化设计(Optimetrics) · 灵敏度分析
HFSS
高级功能
21
脚本与自动化
HFSS 宏录制 · VBScript/Python 脚本… · 批量仿真与数据处理
脚本
自动化
22
案例实战
高速背板通道仿真 · 叠层设置 · 过孔/连接器建模
案例实战
高速背板通道仿真
23
案例实战
DDR 总线信号完整性 · 读写通道仿真 · 时序预算与眼图分析
案例实战
DDR
24
案例实战
PCIe 5.0/6.0 链路仿真 · 损耗预算 · 均衡参数优化
案例实战
PCIe
25
案例实战
USB4/Thunderbolt 通… · 连接器与线缆建模 · 合规性测试仿真
案例实战
USB4/Thunder…
26
案例实战
SerDes 接收端均衡优化 · 在 Designer 中调整 CTL… · 改善眼图
案例实战
SerDes
27
常见问题与调试
仿真不收敛 · 端口设置错误 · 网格过密/过疏
常见问题
调试
28
仿真与测量对比
S 参数测量(VNA) · TDR 测量 · 眼图仪测量
仿真
测量对比
29
综合项目
完整高速串行链路仿真:从需求分析 · 模型构建 · S 参数提取
综合项目
完整高速串行链路…
30
课程总结与进阶
知识体系回顾 · 常见误区 · 学习资源推荐
课程总结
进阶
所属VIP或分类
同VIP:ADC采样与信号调理全流程实战
同VIP:ADS信号完整性仿真-高速电路PCB-SI
同VIP:Ansys-HFSS高速串行链路SerDes信号完整性仿真