USB4系统架构：协议分层、隧道机制、主机到设备拓扑与Thunderbolt关系
USB4是USB-IF在2020年发布的基于Thunderbolt 3协议规范的新一代USB架构，其核心设计目标是将高速数据传输、DisplayPort视频信号和PCIe扩展能力统一到一个物理接口中。与USB 3.x时代“HUB+多通道”的简单扩展不同，USB4引入了真正的协议隧道（Tunneling）机制和基于时间片调度的路由策略。本章从系统架构视角出发，深入剖析USB4的协议分层模型、隧道工作原理、主机到设备的路由拓扑，以及它与Thunderbolt协议之间的兼容与差异，为后续物理层SerDes设计与验证打下系统级基础。
4.1 USB4协议分层模型
USB4协议栈在逻辑上分为物理层、链路层、协议层和基于隧道的适配层。与USB 3.x的“Hub+Repeater”架构不同，USB4的路由器（Router）内部包含多个协议适配器（Protocol Adapter），每个适配器负责将一种外部协议（如DP、PCIe、USB3）的数据包封装为USB4的隧道数据包（Tunneled Packet），再通过统一的链路层调度发送到物理层SerDes。
从物理层SerDes的角度看，USB4 Gen3（40Gbps）采用128b/132b编码，每个Lane的原始比特率为20Gbps，双Lane合并后达到40Gbps。链路层负责将隧道数据包切分为固定长度的Flit（Flow Control Unit），每个Flit为256字节（Gen3），并附加CRC校验和链路管理字段。协议层则定义了连接管理器（Connection Manager, CM）如何配置路由路径、分配带宽以及管理电源状态。
| 协议层 | 主要功能 | 与SerDes相关的关键点 |
|---|---|---|
| 物理层（PHY） | 信号编码、时钟恢复、均衡、链路训练 | 128b/132b编码、DFE/FFE均衡、SSC扩频时钟 |
| 链路层（Link Layer） | Flit封装、流控、错误重传、时间同步 | Flit大小256B（Gen3），CRC32校验 |
| 协议层（Protocol Layer） | 连接管理、路径配置、带宽分配 | 基于路由ID的路径路由，支持热插拔 |
| 适配层（Adapter Layer） | DP/PCIe/USB3协议封装与解封装 | 隧道数据包优先级标记，QoS调度 |
在物理层验证中，需要特别关注链路训练状态机（LTSSM）的时序。USB4的LTSSM比USB 3.x更复杂，因为它需要支持双Lane的独立训练和合并训练。实际测试中，我们常遇到Gen3速率下因SSC（扩频时钟）调制深度不一致导致的双Lane失步问题，这需要在PHY的PLL设计中预留足够的跟踪带宽。
4.2 隧道机制：USB3、DP与PCIe的融合传输
隧道机制是USB4最具革命性的设计。它将原本独立传输的USB3、DisplayPort和PCIe信号统一封装为USB4的隧道数据包，在同一个物理链路上按时间片轮转传输。每个隧道类型拥有独立的优先级和带宽预算，由连接管理器（CM）在枚举阶段协商确定。
以DisplayPort隧道为例，DP源设备（如GPU）的像素时钟和辅助通道（AUX）被映射到USB4的DP适配器。DP的Main Link数据被拆分为固定大小的隧道包，通过USB4链路传输到对端DP接收器。由于DP对延迟敏感，USB4为DP隧道分配了最高优先级，并采用带宽预留机制（Bandwidth Reservation），确保视频流不因其他数据流量而卡顿。
- USB3隧道：将USB3.2的SuperSpeed信号封装为隧道包，支持在USB4链路上同时传输多个USB3设备的数据流。每个USB3隧道独立占用带宽，但总带宽受限于USB4链路的总容量。
- PCIe隧道：用于连接外部PCIe设备（如NVMe SSD、显卡坞）。PCIe隧道支持多个虚拟通道（VC），每个VC可以映射到不同的PCIe功能，实现多设备共享。
- 主机管理隧道：用于传输连接管理器与设备之间的控制信息，包括路径配置、带宽调整、电源管理等命令。
隧道机制的验证重点在于带宽分配和优先级调度。在物理层测试中，我们通常使用协议分析仪捕获隧道数据包的时序，检查是否存在因调度延迟导致的DP丢帧或PCIe超时。对于SerDes设计而言，隧道机制意味着物理层必须支持突发传输（Burst Mode），即在短时间内传输大量数据包，然后进入空闲状态。这要求PHY的时钟恢复电路能够快速锁定和失锁，且PLL的环路带宽需要兼顾抖动抑制和锁定速度。
4.3 主机到设备拓扑：路由器与路径路由
USB4的拓扑结构基于路由器（Router）的级联。每个USB4设备内部包含一个路由器，路由器负责将上游端口（面向主机）的数据转发到下游端口（面向设备）。主机是根路由器（Root Router），最多支持5级级联，总设备数（含桥接器）不超过64个。
路径路由（Path Routing）是USB4拓扑管理的核心机制。每个设备在枚举时被分配一个唯一的Route String（路由字符串），由各级路由器的端口号组成。例如，主机连接一个扩展坞（端口1），扩展坞再连接一个显示器（端口2），则显示器的Route String为“1.2”。数据包在传输时，每个路由器根据Route String中的对应位决定转发到哪个下游端口。
| 拓扑层级 | 设备类型 | Route String示例 | 带宽分配 |
|---|---|---|---|
| 第0级 | 主机（Root Router） | - | 总带宽40Gbps（Gen3） |
| 第1级 | 扩展坞（Router） | 1 | 按需分配，可动态调整 |
| 第2级 | 显示器（Router） | 1.2 | DP隧道优先，预留带宽 |
| 第3级 | NVMe SSD（Endpoint） | 1.2.1 | PCIe隧道，尽力而为 |
在物理层验证中，拓扑结构直接影响信号完整性测试方案。对于多级级联场景，每一级路由器的PHY都会对信号进行重定时（Retimer）或中继（Repeater），这会引入额外的抖动和延迟。测试时，需要在每一级链路的末端进行眼图测量，并记录累计抖动预算。例如，主机到扩展坞的链路眼图余量可能为3dB，但经过扩展坞的PHY重定时后，到显示器的链路眼图余量可能降至1.5dB。
4.4 与Thunderbolt的关系：兼容与演进
USB4与Thunderbolt的关系可以概括为“同源、兼容、差异化”。USB4规范基于Intel贡献的Thunderbolt 3协议，因此USB4设备可以兼容Thunderbolt 3设备（需获得Intel认证）。Thunderbolt 4则进一步要求设备必须支持40Gbps全速率、PCIe至少32Gbps、DP至少两个4K输出等更严格的标准。USB4v2（2022年发布）将速率提升至80Gbps，与Thunderbolt 5对齐。
从物理层SerDes的角度看，USB4 Gen3（40Gbps）与Thunderbolt 3/4的物理层几乎一致，均采用双Lane 20Gbps、128b/132b编码。USB4v2（80Gbps）则引入了PAM3调制（3电平脉冲幅度调制），每个Lane的符号率为25.6GBaud，通过PAM3实现每符号2比特的有效载荷。这一变化对SerDes设计提出了新的挑战：PAM3对线性度和噪声容限要求更高，接收端需要更复杂的判决反馈均衡（DFE）来消除码间干扰。
在系统层面，USB4与Thunderbolt的兼容性测试需要关注以下几点：
- 认证差异：USB4设备需通过USB-IF认证，Thunderbolt设备需通过Intel认证。两者测试项目有重叠但不完全相同。
- 线缆要求：USB4和Thunderbolt 3/4均使用Type-C接口，但Thunderbolt线缆必须通过Intel认证，USB4线缆则需满足USB-IF的规范。实际测试中，劣质线缆是导致兼容性问题的常见原因。
- 电源协商：USB4支持USB PD 3.1（最高240W），Thunderbolt 4要求至少15W供电。在系统设计中，需要确保PD控制器与USB4路由器的电源管理协同工作。
4.5 总结与验证要点
USB4系统架构的核心在于协议分层、隧道调度和路径路由。物理层SerDes作为最底层，承载了所有协议数据的传输，其性能直接决定了系统能否满足40Gbps或80Gbps的速率要求。在验证工作中，建议从以下三个维度展开：
- 物理层信号完整性：眼图、抖动、BER、SSC调制、双Lane Skew。使用BERT和示波器进行全速率测试，并覆盖不同拓扑深度。
- 链路层协议交互：LTSSM状态转换、Flit封装/解封装、CRC错误注入与重传机制。使用协议分析仪捕获链路训练和正常传输时的时序。
- 系统级互操作：与不同品牌的主机、扩展坞、显示器、SSD进行互操作测试，重点验证隧道带宽分配和热插拔场景。
在SerDes设计层面，USB4v2的PAM3调制是未来验证的重点。相比NRZ（PAM2），PAM3的误码率对噪声更敏感，且需要更复杂的时钟恢复电路。建议在验证计划中增加PAM3的特定测试项，如三电平线性度、中间电平偏移、以及PAM3与NRZ模式切换时的稳定性测试。