首页
›
热销单品
›
硬件射频与高速接口
›
《高速SerDes_USB4及USB4v2物理层SerDes实现与验证》
所属分类:硬件射频与高速接口
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
高速SerDes_USB4及USB4v2物理层SerDes实现与验证
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · 适用人群
课程导入
学习目标
02
SerDes基础
串行器/解串器原理 · 并行到串行转换 · 时钟恢复
SerDes
串行器
03
高速SerDes关键指标
数据速率 · 误码率 · 抖动
SerDes
高速
04
USB4系统架构
USB4协议分层 · 隧道机制 · 主机到设备拓扑
USB4
系统架构
05
USB4物理层规范
电气特性 · 编码方式(128b/132b) · 链路训练
USB4
物理层规范
06
USB4v2新特性
80Gbps速率 · PAM3调制 · 前向纠错(FEC)
USB4v2
新特性
07
SerDes架构设计
模拟前端(AFE) · 发送器(TX)架构 · 接收器(RX)架构
SerDes
架构设计
08
TX设计
驱动电路 · 均衡(FFE) · 阻抗匹配
TX
设计
09
RX设计
连续时间线性均衡(CTLE) · 判决反馈均衡(DFE) · 采样器
RX
设计
10
时钟与数据恢复(CDR)
PLL/DLL设计 · 相位插值 · 频率跟踪
CDR
时钟
11
PAM3调制与解调
PAM3信号映射 · 眼图特性 · 误码率分析
PAM3
调制
12
前向纠错(FEC)在USB4v2中的应用
FEC编码/解码 · 纠错能力 · 对链路性能的影响
FEC
USB4v2
13
链路训练与状态机
训练序列 · 均衡参数协商 · 链路速率协商
链路训练
状态机
14
SerDes数字控制逻辑
寄存器配置 · 状态控制 · 自适应算法实现
SerDes
数字控制逻辑
15
物理层验证方法
仿真验证(SPICE · 混合信号) · FPGA原型验证
物理层验证方法
SPICE
16
SerDes建模与仿真
IBIS-AMI模型 · 通道仿真 · 抖动分析
SerDes
建模
17
PCB与封装设计
高速信号完整性 · 阻抗控制 · 过孔设计
PCB
封装设计
18
测试与测量
示波器 · 误码仪 · 频谱分析仪
测试
测量
19
USB4物理层一致性测试
规范要求 · 测试夹具 · 测试流程
USB4
物理层一致性测试
20
SerDes实现案例
基于28nm/16nm工艺的USB4… · 关键设计决策
SerDes
实现案例
21
低功耗设计
电源管理 · 低功耗模式 · 动态电压频率调整
低功耗设计
电源管理
22
可靠性设计
ESD保护 · 闩锁效应 · 热设计
可靠性设计
ESD
23
常见问题与调试
链路无法训练 · 误码率高 · 眼图闭合
常见问题
调试
24
SerDes IP集成
SoC集成流程 · IP配置 · 验证环境
SerDes
IP
25
验证方法学
UVM验证 · 断言 · 覆盖率
验证方法学
UVM
26
系统级验证
从物理层到协议层的协同验证 · 端到端数据完整性测试
系统级验证
从物理层到协议层…
27
USB4v2 SerDes设计挑战
超高速率下的信号完整性 · 功耗约束 · 工艺极限
USB4v2
SerDes
28
前沿技术
SerDes发展趋势 · PAM4/相干光通信 · 机器学习在均衡中的应用
前沿技术
SerDes
29
综合实战项目
从规格到实现 · 完成一个简化USB4 SerDes收…
综合实战项目
从规格到实现
30
课程总结与进阶路径
知识体系回顾 · 行业认证 · 推荐资源
课程总结
进阶路径
所属VIP或分类
同VIP:ADC采样与信号调理全流程实战
同VIP:ADS信号完整性仿真-高速电路PCB-SI
同VIP:Ansys-HFSS高速串行链路SerDes信号完整性仿真