4. 采样与信号调理：电流/电压采样方法、调理电路设计、采样时序、抗混叠滤波、ADC量化误差与校准

数字电源控制的核心在于对输出电压、电感电流等模拟量进行精确、实时且低延时的数字化转换。采样与信号调理电路是连接功率级与数字控制器的物理桥梁，其性能直接决定了控制环路的带宽、稳态精度与系统稳定性。本章将系统讲解电流/电压采样的主流方法、调理电路的设计要点、采样时序的规划策略、抗混叠滤波的工程实现，以及ADC量化误差的来源与校准手段，帮助读者建立从模拟域到数字域的完整信号链路设计认知。

4.1 电流与电压采样方法

核心原理：数字电源中，电压采样通常采用电阻分压网络将高电压（如12V、48V或400V）等比衰减至ADC输入范围（如0~3.3V或0~5V）。电流采样则更为多样，常见方法包括：低端分流电阻采样、高端分流电阻采样、电流互感器（CT）采样以及霍尔传感器采样。低端采样将采样电阻置于负载或开关管源极与地之间，共模电压低，电路简单，但会引入地弹噪声且无法检测负载短路；高端采样将电阻置于电源正端，可检测负载短路，但共模电压高，需要差分放大器或专用电流检测放大器（CSA）。电流互感器适用于高频大电流场景，具有隔离和低损耗优势，但存在磁复位和低频响应限制。霍尔传感器基于磁场检测，可实现完全隔离，但带宽较低且成本较高。

操作流程：选择采样方案时，应首先明确控制环路的带宽需求与精度目标。对于峰值电流控制模式，需要检测开关管导通期间的电流上升斜率，此时应选择带宽高于开关频率5~10倍的采样方案；对于平均电流控制，则更关注采样信号的直流精度与纹波抑制能力。其次，评估功率级的共模电压范围、电流峰值与RMS值，确定采样电阻的功率损耗与封装尺寸。最后，结合ADC输入范围设计增益级，确保满量程电流对应的ADC输入电压不超过参考电压的90%，留出过流保护裕量。

4.2 调理电路设计

核心原理：信号调理电路的核心任务是将采样元件的微弱信号（通常为几十毫伏至几百毫伏）放大至ADC的满量程范围，同时完成电平偏移、阻抗变换和噪声抑制。典型调理链路包括：差分放大级、偏置调整级、二阶RC低通滤波级和钳位保护级。差分放大级采用精密运放（如OPA2376、AD8628）构成差分放大器，其共模抑制比（CMRR）应大于80dB，以抑制开关节点的高频共模干扰。偏置调整级用于将双极性电流信号（如电感电流过零检测）偏移至ADC的单极性输入范围。钳位保护级采用肖特基二极管或TVS管将输入电压限制在ADC最大额定值以内。

设计要点：运放选型需关注增益带宽积（GBW）、压摆率（SR）和输入失调电压。对于开关频率为500kHz的电源，若采样信号需要保留10次谐波（即5MHz），则运放GBW至少应为50MHz（增益为10倍时）。失调电压会导致采样零点偏移，建议选用Vos<100μV的精密运放，或在软件中进行零点校准。RC滤波器的截止频率应设置为开关频率的1/5~1/10，以有效滤除开关纹波，同时保证控制环路所需的信号带宽。例如，开关频率为1MHz时，RC截止频率可设为100kHz~200kHz，R取1kΩ，C取1nF~1.5nF。

// 调理电路设计参数示例（Buck变换器，开关频率500kHz）
// 采样电阻：R_sense = 10mΩ，最大电流10A → V_sense_max = 100mV
// 运放增益：G = 20 → V_out_max = 2.0V（ADC参考电压3.3V，留20%裕量）
// 反馈电阻：R_f = 20kΩ，R_g = 1kΩ
// 抗混叠滤波：R_filt = 1kΩ，C_filt = 1nF → f_c = 159kHz
// 钳位保护：BAT54S 双肖特基二极管，钳位至GND和3.3V

4.3 采样时序与抗混叠滤波

核心原理：数字电源的采样时序必须与PWM载波严格同步，以获取开关周期内具有代表性的电压/电流值。对于电压环，通常在PWM载波的波峰或波谷处采样输出电压，此时开关纹波处于对称点，采样值最接近平均值。对于峰值电流控制，采样时刻必须精确落在开关管导通区间内的指定位置（如导通中点），以获取电流斜坡的平均值。多通道采样时，还需考虑ADC的采样保持时间与转换时间，合理安排各通道的采样顺序，避免通道间串扰。

抗混叠滤波：根据奈奎斯特采样定理，采样频率fs必须大于信号最高频率的2倍。数字电源中，开关纹波频率为fsw，若采样频率等于fsw（即每个开关周期采样一次），则开关纹波会混叠至直流分量，造成控制误差。因此，必须在ADC之前设置模拟抗混叠滤波器，将高于fs/2的频率成分衰减至量化噪声以下。工程上，二阶RC滤波器在截止频率fc处提供-40dB/dec的衰减，若fc=fs/10，则在fs/2处的衰减约为-28dB，可有效抑制混叠。对于更高要求，可采用有源二阶低通滤波器（如Sallen-Key结构），获得-40dB/dec以上的衰减特性。

4.4 ADC量化误差与校准

核心原理：ADC的量化误差是模数转换的固有误差，其最大值为±0.5LSB（最低有效位）。对于12-bit ADC，参考电压3.3V，LSB=3.3V/4096≈0.806mV，量化误差约为±0.4mV。在数字电源中，若输出电压纹波要求为±10mV，则量化误差占比约4%，可接受；但对于高精度应用（如服务器电源要求±1%精度），量化误差可能成为瓶颈。此外，ADC还存在失调误差、增益误差和微分非线性（DNL）误差，这些误差可通过软件校准进行补偿。

校准方法：两点校准法是最常用的校准手段。在系统初始化阶段，通过精密基准源向ADC输入两个已知电压（如0.1V和3.0V），记录ADC转换结果，计算增益系数K和失调量B，然后在运行阶段对每个采样值进行线性校正：V_corrected = K × V_raw + B。对于温度漂移要求高的场景，可在板载放置精密基准源（如REF3033），定期自动校准。此外，数字电源控制器通常内置过采样和求平均功能，通过4倍过采样可将有效分辨率提升1位，但需注意过采样会降低等效采样率，需权衡控制带宽。

4.5 实战案例：48V转12V/20A数字电源采样链路设计

背景与约束：某通信设备用48V输入、12V/20A输出的同步Buck变换器，开关频率400kHz，要求输出电压精度±1%，电流检测精度±2%，控制带宽30kHz。控制器采用STM32G474（内置12-bit ADC，采样率4Msps）。

初始现象与目标：初版样机测试发现，输出电压在满载时偏低约80mV（0.67%），且轻载时电流读数波动达±5%。经分析，电压偏低源于ADC增益误差（实测增益偏差约1.2%），电流波动源于采样时刻未与PWM同步，导致采样点落在电流纹波的随机位置。

分析判断过程：首先，通过注入已知电压（1.0V和2.5V）进行ADC两点校准，发现增益误差为1.18%，失调误差为2.3LSB。其次，用示波器观测电流采样触发信号与电感电流波形，发现采样触发由定时器软件触发，存在约±150ns的抖动，对应电流纹波斜率约0.5A/μs，导致采样电流波动约±75mA（±0.75%）。

实际操作步骤：① 将ADC触发源改为PWM定时器的硬件比较匹配事件，消除软件触发抖动；② 在PWM计数器周期中点（即波峰处）触发电压采样，在导通时间中点触发电流采样；③ 对ADC结果执行软件校准：V_corrected = (V_raw - 2.3) × 1.0118；④ 将抗混叠滤波器截止频率从200kHz调整为120kHz，进一步抑制400kHz开关纹波；⑤ 对电流采样执行4次过采样平均，等效采样率降至1Msps，仍满足30kHz控制带宽需求。

结果对比：校准后，满载输出电压偏差从-80mV降至-12mV（-0.1%），轻载电流读数波动从±5%降至±1.2%。控制环路相位裕度从45°提升至58°，动态响应恢复时间从120μs缩短至85μs。

风险与代价：过采样平均引入了约4μs的采样延迟，对控制环路相位有轻微影响，需在补偿器设计中预留相位裕度。硬件触发采样需要占用定时器比较通道，增加了外设资源开销。

复盘经验：数字电源的采样链路设计应遵循"先硬件后软件"原则：优先保证调理电路的噪声底和抗混叠性能，再通过软件校准消除系统误差。采样时序的硬件化是消除采样抖动的根本手段，软件触发仅适用于对精度要求不高的辅助监测通道。