4. 测试夹具与探头去嵌入实战

在 PCIe 5.0/6.0 的测试链路中，示波器或矢量网络分析仪（VNA）的端口不可能直接焊到待测芯片的 BGA 球上，中间必然经过探头、同轴电缆、SMP 连接器、过孔、测试焊盘和一段走线。这段“非被测件”的通道就是测试夹具（test fixture）。夹具带来的插入损耗、回波损耗和相位延迟会叠加到真实信号上，使眼图闭合、抖动放大。去嵌入（de-embedding）的目的，就是用数学方法把夹具的传输特性从总测量结果中剥离，还原出 DUT 端面（通常定义为芯片引脚或封装焊球处）的真实波形。

一、夹具 S 参数提取：从夹具结构到 Touchstone 文件

去嵌入的前提是先获得夹具的 S 参数。工程上最常用的方法是“2x-Thru”法：在夹具上制作一条与信号路径结构完全相同、但中间没有 DUT 的直通结构（2x-Thru），再用 VNA 测量其 S 参数。2x-Thru 由左右两半夹具对称拼接而成，因此可以把它拆成两个单端口夹具网络。Keysight 的 AFR（Automatic Fixture Removal）算法正是基于这一思路：先测 2x-Thru 的 S 参数，再通过时域门控和对称性假设，自动分离出左右两侧夹具的 S 参数，并生成夹具的 .s2p 文件。

实际操作中，VNA 测量前必须做完整的 SOLT 或 TRL 校准，把参考面推到同轴连接器端面。校准后测量 2x-Thru，频率范围要覆盖 PCIe 信号的主要能量频段，例如 PCIe 5.0 的 32 GT/s 信号，建议扫频到 40 GHz 以上，频率点数不少于 1601 点，以保证时域分辨率。测量完成后，用 AFR 工具导入 2x-Thru 的 .s2p，设置对称性、端口阻抗（通常 50 Ω）和时域门控窗口，工具会自动输出左右夹具的 S 参数文件。

二、去嵌入算法选择：不同场景用不同方法

去嵌入算法并非只有一种。常见的有三类：第一类是“夹具 S 参数级联去除”，即把夹具 S 参数与总测量 S 参数做矩阵运算，反推出 DUT 的 S 参数。这种方法精度高，但要求夹具 S 参数非常准确，且 DUT 与夹具的接口阻抗一致。第二类是“时域门控去嵌入”，在 TDR/TDT 波形上把夹具对应的时域响应截掉，再变换回频域。它适合夹具较短、反射点分离明显的场景，但对宽带信号容易引入吉布斯振荡。第三类是“AFR 自动夹具去除”，Keysight 的 Infiniiium 示波器和 PLTS 软件都支持，它结合了时域门控和频域对称分离，适合 2x-Thru 结构，操作最自动化。

选择依据可以归纳为：如果夹具结构已知且能制作 2x-Thru，优先用 AFR；如果只有单端夹具 S 参数且 DUT 是差分器件，需要用混合模式 S 参数转换后再级联去除；如果夹具很短（延迟小于 50 ps）且反射点清晰，时域门控可以快速得到近似结果。对于 PCIe 5.0 及以上速率，建议始终使用基于 S 参数的频域去嵌入，因为时域门控在 32 GHz 以上会明显损失高频分量。

三、Keysight 去嵌入工具操作要点

以 Keysight Infiniiium 示波器上的“Fixture De-Embed”功能为例，操作流程如下：首先在示波器上完成通道校准和探头校准，确保参考面在探头尖端。然后打开 De-Embed 设置对话框，选择“Fixture S-Parameter”模式，加载之前用 AFR 生成的左右夹具 .s2p 文件。注意端口映射：示波器通道 1 对应夹具左侧端口，通道 2 对应右侧端口，如果接反了，去嵌入结果会完全错误。接着设置去嵌入的频率范围，通常与 S 参数文件的频率范围一致，示波器会自动插值。最后点击“Apply”，示波器会实时显示去嵌入后的波形。

在 PLTS 软件中做去嵌入时，可以用“De-Embed DUT”功能：先加载总测量的 .s2p，再加载夹具的 .s2p，选择“Cascade”运算模式，软件会自动计算 DUT 的 S 参数并生成新的 Touchstone 文件。PLTS 还支持“Port Extension”功能，用于补偿夹具的相位延迟，适合快速查看趋势。

四、结果验证：怎么判断去嵌入做对了

去嵌入不是“做完就信”，必须验证。最直接的方法是看 TDR 阻抗曲线：去嵌入前，夹具的过孔和焊盘会在 TDR 上产生明显的阻抗台阶（例如从 50 Ω 跳到 75 Ω 再跳回）；去嵌入后，这些台阶应该消失，DUT 端面的阻抗应回到设计值附近（例如 85 Ω 差分）。如果台阶反而变大，说明夹具 S 参数相位或端口顺序有误。

第二个验证点是眼图。用同一组 PCIe 码型分别测量去嵌入前后的眼图，去嵌入后眼高应增加、眼宽应改善、抖动应下降。例如某 PCIe 5.0 夹具在 32 GT/s 下，去嵌入前眼高约 30 mV、眼宽约 12 ps；去嵌入后眼高提升到 55 mV、眼宽提升到 22 ps，说明夹具损耗被正确剥离。如果眼图反而闭合，通常是去嵌入过度，把 DUT 本身的损耗也去掉了。

第三个验证点是 S 参数一致性：把去嵌入得到的 DUT S 参数与仿真模型或已知参考件对比，在 1 GHz 到 20 GHz 范围内，S21 幅度差异应小于 1 dB，相位差异应小于 5°。如果差异过大，需要检查夹具 S 参数的测量质量，比如 VNA 校准是否漂移、2x-Thru 是否真的对称。

最后要强调：去嵌入的精度上限取决于夹具 S 参数的精度。如果 2x-Thru 本身不对称，或者 VNA 校准面没有推到连接器端面，后续算法再先进也无法还原真实 DUT 波形。因此，在 PCIe 信号完整性测试中，夹具设计、S 参数提取和去嵌入验证应当作为一个整体来把控，而不是只关注软件操作。