2. PCIe物理层电气规范精读
PCIe每一代速率的提升，本质上不是简单地把时钟调快，而是通过改变编码方式、引入均衡机制、收紧抖动预算和电压容限来换取更高的有效带宽。理解这些参数之间的联动关系，是读懂物理层电气规范和后续测试项对应关系的前提。
速率与编码：从8b/10b到128b/130b再到FLIT
Gen1和Gen2使用8b/10b编码，每10个传输位中只有8位是有效数据，编码开销为20%。Gen1的线速率2.5 GT/s对应有效数据率2.0 Gb/s，Gen2的5.0 GT/s对应4.0 Gb/s。Gen3开始改用128b/130b编码，开销降到约1.54%，8.0 GT/s线速率对应约7.877 Gb/s有效数据率。Gen4沿用128b/130b，16.0 GT/s对应约15.75 Gb/s。Gen5同样是128b/130b，32.0 GT/s对应约31.5 Gb/s。Gen6则引入PAM4信号和FLIT模式，64.0 GT/s线速率下每个UI承载2 bit，配合轻量级FEC和固定大小的FLIT，有效数据率约60 Gb/s以上。
这里有一个容易被忽略的换算关系：线速率（GT/s）描述的是每秒传输的符号数或位时间，有效数据率（Gb/s）才是扣除编码开销后真正能承载TLP和DLLP的带宽。做链路预算和吞吐评估时，必须用有效数据率而不是线速率。
发送端均衡与接收端均衡
Gen1和Gen2的通道损耗较小，规范对发送端均衡要求很低，主要依靠接收端CTLE或简单判决。Gen3开始，8.0 GT/s的Nyquist频率达到4 GHz，PCB走线、连接器和过孔的损耗显著，规范要求发送端使用3抽头FIR均衡器（pre-cursor、cursor、post-cursor），通过调整抽头系数补偿信道高频衰减。Gen4和Gen5进一步要求发送端FIR抽头数量增加，并配合接收端DFE（判决反馈均衡）和CTLE共同工作。Gen6在PAM4下对均衡的要求更复杂，发送端需要更强的FFE，接收端通常需要CTLE加DFE再加MLSE或类似的高级均衡结构。
发送端均衡的测试项通常包括去加重（de-emphasis）和预加重（pre-shoot）的幅度与比例。以Gen3为例，规范要求发送端在-3.5 dB和-6 dB两档去加重之间可配置，测试时通过测量差分电压波形中第一bit和第二bit的幅度比来验证。接收端均衡则通过误码率测试和眼图闭合度来间接评估。
抖动预算与电压容限
抖动是PCIe物理层最核心的时序指标。规范把总抖动分解为随机抖动（RJ）和确定性抖动（DJ），再细分为发送端抖动、信道抖动和接收端抖动。Gen1的发送端总抖动预算较宽松，Gen3以后每代都在收紧。以Gen4为例，发送端在TP1测量点的总抖动要求通常在0.15 UI以内，Gen5进一步压缩到0.1 UI量级。抖动测试需要用到高带宽示波器和时钟恢复算法，测量点定义在TP1（发送端芯片引脚）和TP2（接收端芯片引脚）。
电压容限方面，规范定义了发送端差分输出电压（VTX-DIFF-PP）和接收端可容忍的输入电压范围。Gen1/Gen2的发送端差分峰峰值典型为800 mV至1200 mV，Gen3以后随着速率提升，电压摆幅要求略有调整，同时接收端灵敏度要求提高。眼图模板（eye mask）是电压容限和时序容限的综合体现，测试时把测量眼图与规范模板比对，眼图不得侵入模板区域。
测试项与规范条款的对应关系
PCIe规范把电气测试分为发送端测试和接收端测试两大类。发送端测试项包括：差分输出电压、去加重比、上升/下降时间、总抖动、眼图模板、回波损耗等，对应规范中的发送端电气参数表。接收端测试项包括：接收端灵敏度、抖动容限、回波损耗、串扰容限等，通常通过误码率测试仪（BERT）和信道仿真来验证。
以Gen3发送端测试为例，规范条款要求测量TP1处的差分电压波形，提取FIR抽头系数，验证去加重比例是否在允许范围内，同时用示波器配合时钟恢复测量总抖动。Gen4和Gen5的测试项基本沿用，但抖动预算更紧、眼图模板更小，对示波器带宽和探头的要求也更高。Gen6由于采用PAM4，测试项新增了电平分离度（level separation）、信噪比（SNR）和FEC纠错前后的误码率对比。
参数之间的联动关系
速率提升会直接压缩单位间隔（UI）。Gen1的UI为400 ps，Gen3为125 ps，Gen5为31.25 ps，Gen6在PAM4下每个符号的UI为31.25 ps但每符号承载2 bit。UI越小，抖动预算越紧，对时钟恢复和均衡的要求越高。同时，编码方式改变会影响有效数据率和测试图案的选择。8b/10b时代常用PRBS7或PRBS15，128b/130b时代需要更长的PRBS23或PRBS31来覆盖更宽的频谱成分。
电压容限与均衡也存在耦合。发送端去加重越强，低频和高频的幅度差越大，眼图在接收端经过CTLE和DFE后可能恢复出更清晰的眼，但过强的去加重会降低总信号功率，影响信噪比。因此规范对去加重比例设定了上下限，测试时需要同时验证电压摆幅和去加重比是否都在合规范围内。
实际测试中的判断依据
判断一个链路是否通过物理层电气测试，通常看三个层面：第一，发送端眼图是否不侵入规范模板；第二，总抖动是否低于对应代际的预算值；第三，接收端在指定误码率（通常为1e-12）下的抖动容限是否满足要求。对于Gen6，还需要确认PAM4电平分离度和FEC纠错后的残余误码率是否达标。
如果眼图闭合或抖动超标，排查顺序一般是：先确认参考时钟质量，再检查发送端均衡配置，然后评估信道损耗是否超出规范假设，最后检查接收端均衡设置和电源噪声。每一步都需要用对应的测试项数据来支撑判断，而不是凭经验猜测。