2. C2000芯片选型与资源规划
数字电源项目的成败，往往在选型阶段就已埋下伏笔。C2000系列内部并非“一颗芯片通吃”，F28004x、F28002x、F2837x在算力、模拟外设、PWM精度和封装成本上差异明显。选型的本质，是把功率等级、开关频率、控制环路带宽和外设数量翻译成对CPU、CLA、PWM、ADC的具体资源需求，再与器件规格逐项对齐。
先算清需求，再对照型号
以一台典型的两相交错Boost PFC为例：输入85～265V AC，输出400V/3kW，开关频率100kHz，电流环带宽设计为10kHz，电压环带宽1kHz。控制环路频率决定了CPU的实时负担——电流环每个开关周期执行一次，即100kHz；若采用平均电流控制，单次环路包含ADC采样、Clark/Park变换、PI运算、占空比更新，估算约80～120条指令。按100条指令、100kHz计算，仅电流环就占用10 MIPS。加上电压环、保护、通信和状态机，整机CPU负载约30～50 MIPS。若采用CLA承担电流环，CPU可释放这部分算力，主核专注系统管理与通信。
PWM资源方面，两相交错需要2路独立PWM，且要求相位差180°、死区可调、支持高分辨率。ADC方面，需同步采样两相电感电流、输入电压、输出电压，至少4个通道，且要求与PWM同步触发，采样窗口避开开关噪声。这些需求直接指向：至少2个ePWM模块、1个ADC模块（4通道以上）、具备CLA、主频不低于100MHz。
三类型号的资源画像
F28004x：主频100MHz，C28x+CLA，FPU32，TMU（三角函数加速），128～256KB Flash，2～3个ADC，最多16路PWM，集成比较器与DAC。适合3kW以下、开关频率≤200kHz、单相或两相交错的中小功率电源，如PFC、LLC、Buck/Boost。其CLA可独立执行电流环，CPU专注电压环与通信，是性价比最高的入门数字电源平台。
F28002x：主频100MHz，C28x+CLA，FPU32，TMU，64～128KB Flash，2个ADC，最多12路PWM。相比F28004x，模拟外设和存储略少，但封装更小、成本更低。适合1kW以下、单相PFC或小功率DC-DC，如适配器、LED驱动、小功率充电器。若控制环路简单、无需复杂通信，F28002x是精简之选。
F2837x：主频200MHz，双C28x核+双CLA，FPU64，TMU，512KB～1MB Flash，4个ADC（16位），最多24路PWM，支持高分辨率PWM（HRPWM）。适合5kW以上、开关频率≥200kHz、多相或多电平拓扑，如三相PFC、储能变流器、伺服驱动、车载充电机。双核可分别处理控制与通信，CLA承担高速电流环，ADC 16位提升采样精度，是高功率高精度场景的首选。
资源评估的量化方法
选型不能只看“够不够”，还要看“余量多少”。建议按以下顺序量化：
- CPU周期预算：列出所有中断服务程序（ISR）及其执行频率，估算每条ISR的指令数，求和得到总MIPS。若总MIPS超过主频的70%，应启用CLA或降低环路频率。
- CLA任务分配：将电流环、PFC电流整形等高频、计算密集的任务分配给CLA，CPU保留电压环、保护、通信和状态机。CLA与CPU通过共享RAM交换数据，需规划好数据一致性。
- PWM通道与同步：统计需要独立占空比控制的开关管数量，考虑死区、互补、相位交错。ePWM模块可级联同步，确保多相之间相位关系精确。
- ADC采样窗口：根据开关频率和PWM占空比，计算ADC采样点应放置在开关管导通或关断的稳定区间。采样窗口需大于ADC采样保持时间，通常留出至少200ns裕量。
- 通信与保护：CAN、SCI、SPI等接口数量按系统需求确定；保护比较器、DAC阈值、Trip Zone响应时间需满足故障切除要求。
实操示例：3kW PFC选型计算
以3kW两相交错Boost PFC为例，开关频率100kHz，电流环10kHz，电压环1kHz。电流环ISR每100μs执行一次，单次约100条指令，占用10 MIPS；电压环每1ms执行一次，单次约200条指令，占用0.2 MIPS；保护与通信约5 MIPS。总CPU负载约15.2 MIPS，远低于100MHz主频的70%（70 MIPS），因此F28004x的CPU余量充足。若将电流环迁移至CLA，CPU负载降至约5.2 MIPS，可进一步释放算力用于通信和状态机。
PWM方面，两相交错需要2路ePWM，每路互补输出，共4个开关管。F28004x最多16路PWM，余量充足。ADC方面，需同步采样两相电感电流、输入电压、输出电压，共4通道。F28004x的2～3个ADC模块可满足，且支持PWM同步触发。综合判断：F28004x完全覆盖需求，且成本低于F2837x，是3kW PFC的合理选择。
常见选型误区
一是“主频越高越好”。F2837x的200MHz双核对于1kW单相PFC属于性能过剩，成本却高出数倍。二是“忽略CLA”。若电流环由CPU软件执行，在高开关频率下CPU负载急剧上升，可能导致电压环抖动或通信丢包。三是“ADC通道数够用即可”。实际布线中，采样通道需考虑引脚复用、参考电压、采样保持时间，若通道间切换频繁，有效采样率会下降。四是“PWM路数按开关管数量算”。互补输出、死区插入、相位交错都会占用额外资源，需按ePWM模块数而非单纯通道数评估。
选型完成后，应输出一份资源分配表，明确每个外设的用途、引脚、中断优先级和CLA任务映射。这份表是后续寄存器配置和代码框架设计的直接输入，也是硬件原理图评审的依据。