3. 层叠与过孔结构建模

在 SIwave 中，层叠与过孔结构是决定信号完整性与电源完整性表现的“几何底座”。信号走线的参考平面、回流路径、阻抗、损耗，以及电源分配网络（PDN）的平面电容、谐振与直流压降，都直接由层叠顺序、介质厚度、铜箔粗糙度和过孔结构决定。本节围绕层叠编辑器、介质与铜箔参数、过孔焊盘与反焊盘设置，以及这些参数对 SI/PI 的初步影响展开，目标是让读者能够独立完成一个可仿真的层叠与过孔模型，并能对参数变化做出方向性判断。

一、层叠编辑器：从物理叠层到电气模型

层叠编辑器（Layer Stackup Editor）是 SIwave 中定义 PCB 截面结构的入口。它把 Gerber/ODB++ 或手工输入的层信息组织为“导体层—介质层—导体层”的交替序列，并赋予每层材料、厚度、铜厚和粗糙度。一个典型的 8 层板层叠可以表示为：

Top (Signal)      | 铜厚 35 µm (1 oz)
Prepreg           | 介质厚 0.10 mm, Dk=4.2, Df=0.015
GND02 (Plane)     | 铜厚 35 µm
Core              | 介质厚 0.20 mm, Dk=4.5, Df=0.012
Signal03          | 铜厚 35 µm
Prepreg           | 介质厚 0.10 mm, Dk=4.2, Df=0.015
PWR04 (Plane)     | 铜厚 35 µm
Core              | 介质厚 0.20 mm, Dk=4.5, Df=0.012
Signal05          | 铜厚 35 µm
Prepreg           | 介质厚 0.10 mm, Dk=4.2, Df=0.015
GND06 (Plane)     | 铜厚 35 µm
Core              | 介质厚 0.20 mm, Dk=4.5, Df=0.012
Signal07          | 铜厚 35 µm
Prepreg           | 介质厚 0.10 mm, Dk=4.2, Df=0.015
Bottom (Signal)   | 铜厚 35 µm

在编辑器中，每一层都需要明确“类型”（信号层、平面层、混合层）和“材料”。信号层与相邻平面层之间的介质厚度，直接决定该信号层的特征阻抗。例如，若目标为 50 Ω 单端阻抗，在 Dk=4.2、铜厚 35 µm 的条件下，微带线介质厚度约 0.10 mm 时线宽约 0.18 mm；若介质厚度变为 0.20 mm，线宽需增大到约 0.36 mm 才能维持 50 Ω。这说明层叠参数不是孤立的，而是与走线几何共同决定电气性能。

二、介质与铜箔参数：Dk、Df、粗糙度与铜厚

介质参数中，介电常数 Dk 决定信号传播速度与阻抗，损耗因子 Df 决定高频衰减。以 FR-4 为例，Dk 通常在 4.2～4.6，Df 在 0.012～0.020；高速板材如 Megtron 6，Dk 约 3.6～3.8，Df 约 0.002～0.004。Df 每降低一个数量级，10 GHz 下的插入损耗可改善数 dB。铜箔参数包括铜厚和表面粗糙度：铜厚影响直流电阻与趋肤效应下的交流电阻，粗糙度则通过“铜箔—介质”界面增加有效路径，使高频损耗上升。SIwave 中常用 Hammerstad 或 Huray 模型描述粗糙度，输入参数为均方根粗糙度 Rq 或轮廓粗糙度 Rz。

一个实用的判断是：当信号速率超过 5 Gbps 或基频超过 2.5 GHz 时，Df 和粗糙度对插入损耗的贡献开始超过铜厚；此时若仍使用普通 FR-4 且不做粗糙度修正，仿真眼高可能被高估 10%～20%。因此，层叠编辑器中应尽量使用板材厂商提供的宽频带 Dk/Df 曲线，而不是单一常数。

三、过孔焊盘与反焊盘：寄生参数与回流路径

过孔是层叠之间唯一的垂直互连，其结构由焊盘（Pad）、反焊盘（Anti-pad）、钻孔（Drill）和连接盘（Capture Pad）组成。焊盘提供与走线的连接，反焊盘是平面层上围绕过孔的 clearance，决定过孔与平面之间的寄生电容。过孔寄生电容近似为：

C_via ≈ (1.41 × εr × T × D1) / (D2 − D1)   [pF]

其中：
εr = 介质相对介电常数
T  = 过孔在平面间的长度 (mm)
D1 = 过孔焊盘直径 (mm)
D2 = 反焊盘直径 (mm)

例如，εr=4.3、T=1.6 mm、D1=0.6 mm、D2=1.0 mm 时，C_via ≈ 1.41×4.3×1.6×0.6/(1.0−0.6) ≈ 14.5 pF。这个电容会使过孔呈现低阻抗，在高速信号上造成阻抗不连续，引起反射。减小焊盘、增大反焊盘可降低电容，但反焊盘过大会削弱平面回流路径，增加电感。工程上常把反焊盘直径控制在焊盘直径的 1.5～2.0 倍，并在 SIwave 中通过 TDR 或 S 参数观察过孔阻抗是否落在 45～55 Ω 范围。

对于电源过孔，反焊盘还影响平面间的电流分布。多个电源过孔并联可降低 PDN 阻抗，但若反焊盘过大，平面铜皮被过度切割，回流路径变长，反而抬高高频阻抗。因此，过孔设置需要在 SI 与 PI 之间折中。

四、对 SI/PI 的初步影响评估

完成层叠与过孔建模后，应做一轮快速评估，判断模型是否合理。SI 方面，重点看三件事：第一，目标阻抗是否落在工艺可实现范围，例如 50 Ω 单端、100 Ω 差分，若计算出的线宽小于 0.1 mm 或大于 0.5 mm，说明层叠厚度或 Dk 需要调整；第二，过孔阻抗是否连续，可在 SIwave 中提取过孔的 TDR，若阻抗偏离 50 Ω 超过 10%，应调整焊盘或反焊盘；第三，插入损耗在奈奎斯特频率处是否可接受，例如 10 Gbps NRZ 的奈奎斯特频率为 5 GHz，若该频点插损超过 −15 dB，需考虑换低 Df 板材或缩短走线。

PI 方面，重点看平面谐振与直流压降。层叠中电源平面与地平面之间的介质厚度决定平面电容，厚度越小、Dk 越大，平面电容越大，高频阻抗越低。例如 0.1 mm 厚、Dk=4.5 的平面，单位面积电容约为 0.4 nF/cm²。若电源平面被大量反焊盘切割，等效电感上升，谐振频率下移，可能在 200～500 MHz 出现阻抗峰。此时可通过增加电源过孔、优化反焊盘尺寸或调整平面分割来改善。

层叠与过孔建模不是一次性的静态设置，而是与走线、平面、器件布局持续迭代的过程。建议在项目早期就建立参数化层叠模板，把介质厚度、Dk、Df、铜厚、焊盘和反焊盘尺寸作为变量，通过 SIwave 的参数扫描快速评估不同组合对阻抗、插损和 PDN 阻抗的影响，从而在投板前锁定最优结构。