1. 课程导入与工程认知

在高速数字产品的设计流程中，信号完整性（Signal Integrity, SI）与电源完整性（Power Integrity, PI）从来不是两个可以割裂的问题。一条高速链路能否在接收端得到干净的眼图，既取决于走线、过孔、连接器的阻抗连续性，也取决于其参考平面在开关瞬间能否维持稳定的电源电压。Ansys SIwave 正是面向这一协同需求而生的板级/封装级电磁场仿真平台：它以 PCB 或封装版图（通常由 ODB++、IPC-2581、Allegro/Expedition 等格式导入）为输入，通过全波电磁场求解与传输线混合算法，同时给出 S 参数、阻抗、谐振、噪声耦合等结果，从而把 SI 与 PI 放在同一个几何模型和同一套材料叠层上分析。

SIwave 在协同设计中的定位

理解 SIwave 的定位，关键是理解它处在设计流程的哪个环节。它既不是前端原理图工具，也不是后端布线工具，而是位于“版图完成之后、样机投板之前”的验证与优化节点。其典型价值体现在三方面：第一，用频域 S 参数刻画无源互连行为，供后续通道仿真使用；第二，用电源分配网络（PDN）阻抗曲线评估去耦方案是否满足目标阻抗；第三，用近场/远场扫描定位谐振与耦合热点。这三类输出分别服务于 SI 工程师、PI 工程师和 EMC 工程师，而它们共享同一个模型，这正是“协同”二字的工程含义。

典型工作流

一个完整的 SIwave 协同分析工作流通常包含以下环节，各环节之间存在明确的输入输出依赖：

1. 模型导入与清理：导入 ODB++ 或 .brd 文件，检查层叠、网络、器件是否完整；删除与电气分析无关的丝印、机械孔，合并重复网络名。
2. 叠层与材料设置：输入每层铜厚、介质厚度、介电常数 Dk 与损耗角正切 Df。例如常见 FR-4 在 1 GHz 时 Dk≈4.3、Df≈0.02，而高速板材如 Megtron 6 的 Df 可低至 0.002，这一差异会直接改变插入损耗斜率。
3. 端口与激励定义：在 SI 侧对高速链路定义差分端口或单端端口；在 PI 侧对 VRM 输出与负载芯片电源球定义电源端口，并设置去耦电容模型。
4. 求解设置：选择频段（如 SI 用 0–20 GHz，PI 用 0–1 GHz）、扫频方式、网格收敛条件。
5. 结果提取与判读：SI 看插入损耗、回波损耗、TDR 阻抗；PI 看 PDN 阻抗曲线与平面谐振模式。
6. 优化迭代：调整去耦电容位置/容值、修改参考平面、增加过孔地屏蔽，再回到求解。

下面用一张图概括 SI 与 PI 两条分析链如何在 SIwave 中共享模型并分别输出结果：

学习路径建议

对于刚接触 SIwave 的工程师，建议按“先 PI 后 SI、先单板后通道”的顺序推进。PI 分析的对象相对直观——电源平面、去耦电容、VRM 模型，参数与结果之间的因果关系容易建立直觉；而 SI 分析涉及差分对、过孔 stub、参考平面回流路径等更复杂的电磁现象，需要一定的传输线理论基础。具体可分四个阶段：

• 阶段一（工具入门）：掌握模型导入、叠层设置、端口定义、基本求解与结果查看，能独立完成一块简单两层板的 PDN 阻抗扫描。
• 阶段二（PI 深化）：理解目标阻抗计算、去耦电容频率特性、平面谐振与电容布局的关系，能根据阻抗曲线判断去耦方案是否合理。
• 阶段三（SI 入门）：掌握差分 S 参数提取、TDR 阻抗曲线判读、插入损耗与眼图裕量的对应关系。
• 阶段四（协同优化）：能同时考虑 SI 与 PI 约束，例如在增加去耦电容时评估其对高速信号回流路径的影响，或在修改参考平面时评估 PDN 阻抗变化。

工程交付物

SIwave 分析最终要形成可被团队和评审使用的交付物。常见的交付物包括：

一个教学示例

假设一块 8 层板，电源平面为第 3 层与第 6 层，VRM 输出 1.0 V，负载芯片最大瞬态电流 5 A，允许电压波动 5%，则目标阻抗为 1.0 V × 5% ÷ 5 A = 10 mΩ。在 SIwave 中定义 VRM 端口与芯片电源球端口，加入 10 个 100 nF 与 4 个 10 μF 电容模型，扫描 0–1 GHz。若结果显示 80 MHz 附近阻抗升至 35 mΩ，明显高于 10 mΩ，则需检查该频段对应的平面谐振模式，并考虑增加 1 nF 级高频电容或调整电容布局以降低等效电感。这一过程体现了“参数输入—求解—结果判读—优化”的完整闭环，也是本课程后续章节反复训练的核心能力。

需要强调的是，上述数值均为教学示例中的合理假设，实际工程中必须依据具体叠层、材料、器件模型和电流波形重新计算。SIwave 的价值不在于给出一个数字，而在于让工程师在投板前就能看到“如果这样改，结果会怎样变”，从而把试错成本从样机阶段前移到仿真阶段。