2. SIwave 工作环境与项目设置
SIwave 的电源完整性分析并不是从“点一下仿真”开始的，而是从工程环境与项目设置开始的。PCB 的叠层、材料、铜箔厚度、过孔结构、器件模型和端口定义，都会在后续的谐振分析、直流压降（DC IR Drop）和去耦电容优化中直接决定结果是否可信。本章围绕 SIwave 的工作界面、工程创建、叠层与材料定义、设计导入流程以及常见导入问题展开，目标是让读者能够独立完成一个可分析的 SIwave 工程初始化。
一、界面布局与工作逻辑
SIwave 采用典型的 Ansys Electronics Desktop（AEDT）集成环境。启动后，主界面自上而下大致分为：菜单栏与工具栏、项目管理区（Project Manager）、模型视图区（3D Modeler / Layout View）、属性与消息区（Properties / Message Window）。
项目管理区是理解 SIwave 工程结构的核心。一个 .aedt 工程下通常包含若干设计（Design），每个设计对应一个导入的 PCB 或封装模型。设计内部又包含叠层（Layer Stackup）、网络（Nets）、元件（Components）、端口（Ports）、仿真设置（Analysis Setup）等节点。模型视图区提供两种主要观察方式：Layout 视图用于查看平面布局与网络走线，3D 视图用于观察叠层、铜箔、过孔和器件在高度方向上的关系。对于电源完整性分析，3D 视图尤其重要，因为电源分配网络（PDN）的垂直结构——平面、过孔、焊球——往往决定了高频阻抗特性。
消息区会记录导入、网格划分和求解过程中的警告与错误。很多导入问题（如网络未识别、叠层缺失、器件未映射）都会在这里给出提示，建议在每次导入后先检查消息区，而不是直接进入仿真。
二、工程创建与设计导入流程
创建 SIwave 工程的标准流程如下：
- 启动 AEDT，选择
File → New Project，保存为具有明确命名的工程文件，例如PDN_Analysis_Board01.aedt。 - 在工程中新建 SIwave 设计：
Project → Add Design → SIwave。 - 导入 PCB 设计文件。SIwave 支持 ODB++、IPC-2581、ANF、BRD（Allegro）、XML 等多种格式。推荐优先使用 ODB++ 或 IPC-2581，因为它们能较完整地保留叠层、网络、器件和铜箔信息。
- 在导入向导中确认单位、叠层映射、网络类型和器件映射方式。
- 导入完成后，检查叠层、网络、器件和消息区，确认模型完整。
导入时最关键的一步是叠层映射。如果导入文件中的层名与 SIwave 默认层名不一致，需要在导入向导中手动对应。例如 PCB 文件中的 TOP、GND02、PWR03、BOTTOM 需要分别映射到 SIwave 的顶层、内层和底层。映射错误会导致铜箔被分配到错误层，进而使平面谐振和直流压降结果完全失真。
三、叠层与材料定义
叠层定义是 SIwave 工程设置中最容易被忽视、却对结果影响最大的部分。导入 PCB 后，应在 Layer Stackup 中逐层确认以下内容：
- 层类型：信号层、电源层、地平面、介质层。电源和地平面必须被正确识别为平面层，否则平面谐振分析无法进行。
- 介质厚度：每层介质厚度直接影响平面电容和阻抗。典型 FR-4 芯板厚度为 0.1 mm～1.0 mm，半固化片（Prepreg）为 0.05 mm～0.2 mm。
- 铜箔厚度：常用 0.5 oz、1 oz、2 oz，对应约 17.5 μm、35 μm、70 μm。铜厚影响直流电阻和导体损耗。
- 材料参数：FR-4 的介电常数 Dk 通常在 4.2～4.6（1 GHz 以下），损耗角正切 Df 约 0.015～0.025。高频板材如 Rogers 4350B 的 Dk 约 3.48，Df 约 0.0037。
材料定义可以在 Material Library 中完成。对于电源完整性分析，介质损耗在低频段影响较小，但在高频谐振分析中不可忽略。如果只做 DC IR Drop，Dk 和 Df 的影响可以暂时忽略；但如果要做平面谐振或 PDN 阻抗扫描，必须使用与实际板材一致的材料参数。
Layer Stackup 检查，并截图保存叠层设置。后续如果发现仿真结果异常，可以快速回溯叠层是否被误改。
四、常见导入问题与处理
实际项目中，导入失败或导入后模型不完整是最常见的问题。以下列出典型现象与处理方式：
| 现象 | 可能原因 | 处理方式 |
|---|---|---|
| 叠层为空或层数不对 | ODB++ 中缺少 stackup 信息 | 手动在 SIwave 中重建叠层，或改用 IPC-2581 格式 |
| 网络未识别 | 网络命名含特殊字符或未在导入时勾选 | 在导入向导中检查 Net 映射，必要时重命名网络 |
| 器件未映射 | 器件库缺失或封装名不匹配 | 使用 Component Mapping 手动映射，或导入器件模型 |
| 铜箔厚度为 0 | 导入文件未包含铜厚信息 | 在叠层中手动设置每层铜厚 |
| 过孔未连接 | 过孔未识别为层间连接 | 检查过孔定义，必要时在 SIwave 中重建过孔 |
| 电源平面被识别为信号层 | 层类型判断错误 | 在叠层中手动修改层类型为 Power/Ground |
处理导入问题时，建议遵循“先叠层、后网络、再器件”的顺序。叠层错误会导致所有后续分析失效；网络和器件问题则可能只影响局部结果。每次修改后，重新检查消息区，确认没有新的警告产生。
五、工程初始化检查清单
在进入仿真之前，建议逐项确认以下内容：
- 工程文件已保存，命名清晰，包含板名和日期。
- 叠层顺序、介质厚度、铜厚与 PCB 实际一致。
- 材料参数（Dk、Df）已按实际板材设置。
- 电源网络和地网络已正确识别，命名无歧义。
- 关键器件（如 VRM、去耦电容、负载芯片）已映射。
- 消息区无未处理的错误，警告已确认可接受。
- 3D 视图中平面、过孔和器件位置正确。
完成以上检查后，SIwave 工程即具备进行电源完整性分析的基础条件。后续的谐振分析、DC IR Drop 和去耦电容优化都将基于这一初始化结果展开。工程设置的准确性，直接决定了仿真结果是否具有工程参考价值。