1. 课程导入与电源完整性概览
在高速数字板卡设计中，电源分配网络（Power Distribution Network，PDN）承担着从稳压模块到每一颗芯片电源引脚之间稳定供电的任务。随着器件工作频率升高、核心电压降低、瞬态电流增大，电源噪声、地弹、同步开关噪声等问题会直接表现为误码、时序裕量收缩甚至系统复位。电源完整性（Power Integrity，PI）分析的目标，就是在设计阶段量化并控制这些风险，而不是等到样机测试时才发现问题。
一、PI 的核心概念
PI 关注的是电源从源头到负载的完整传输路径。它包含三个相互关联的维度：直流压降、交流阻抗和噪声耦合。直流压降描述电流流经铜皮、过孔、平面时产生的静态电压损失，通常要求不超过标称电压的 3%～5%；交流阻抗描述 PDN 在宽频带内对瞬态电流的响应能力，工程上常用目标阻抗作为判据；噪声耦合则关注电源平面与信号、电源平面之间的相互干扰。
理解 PI 需要建立“频域—时域”的双重视角。在频域中，PDN 由稳压模块、去耦电容、平面腔体、过孔和封装引脚共同构成一个阻抗网络，其阻抗随频率变化，在电容与平面谐振处会出现峰值。在时域中，芯片瞬态电流的上升沿会激励该网络，产生电压波动。二者通过傅里叶变换相互对应，因此 SIwave 既提供频域扫描，也支持时域噪声仿真。
目标阻抗的估算示例：假设某 FPGA 核心电压为 0.9 V，允许纹波为 3%，最大瞬态电流为 8 A，则目标阻抗 Ztarget = (0.9 × 3%) / 8 ≈ 3.4 mΩ。这意味着在关注频段内，PDN 阻抗应尽量低于该值。该数值为教学示例，实际设计需结合器件手册与裕量要求确定。
二、SIwave 在板级 PI 分析中的定位
Ansys SIwave 是一款面向 PCB 与封装的全波电磁场仿真工具，在 PI 分析中主要承担三类任务：直流压降与电流密度分析、交流阻抗扫描与谐振分析、去耦电容优化与噪声评估。与单纯依靠经验布线和规则检查相比，SIwave 能够把版图几何、材料属性、叠层结构和器件模型统一到同一个电磁模型中，从而给出可量化的电压、电流和阻抗结果。
在板级 PI 工作流中，SIwave 通常位于“版图完成—投板之前”这一关键节点。它接收来自 Cadence Allegro、Mentor Xpedition 或 Altium Designer 的版图与叠层信息，输出直流压降云图、电流密度分布、阻抗曲线和电容优化建议。这些结果可以直接反馈给布局布线工程师，用于调整铜皮宽度、过孔数量、电容位置和平面分割方式。
三、从“是什么”到“怎么做”
在 SIwave 中完成一次典型的直流压降分析，需要经历几个关键动作。首先在 Configuration 中确认叠层厚度、铜箔粗糙度和材料电导率，这些参数直接影响电阻计算。随后在 Nets 中选择目标电源网络与地网络，指定 VRM 的源端位置和负载端的电流吸收值。例如某 1.0 V 电源网络，源端设置在板边连接器处，负载端设置在 FPGA 电源球栅阵列下方，负载电流设为 5 A。求解后可在 DC IR Drop 结果中查看电压分布云图，若最低电压低于 0.95 V，则说明压降超过 5%，需要检查铜皮宽度或增加过孔。
交流阻抗分析则更关注频域行为。在 AC Impedance 设置中，需要指定频率范围（例如 1 MHz～1 GHz）、扫描点数以及观察端口。端口通常设置在负载芯片的电源引脚与地引脚之间。仿真得到的阻抗曲线若在某个频段超过目标阻抗，就需要在该频段对应的位置增加去耦电容。SIwave 的 Decap Optimizer 可以自动给出电容组合建议，但工程师仍需结合封装高度、布局空间和成本进行取舍。
学习建议：初学阶段不必追求一次仿真就得到完美结果。建议先用一块已有实测数据的简单板卡建立基准模型，对比仿真与实测的阻抗曲线，理解模型简化、端口设置和材料参数对结果的影响，再逐步过渡到复杂设计。
四、整体课程框架
本课程围绕“建模—分析—优化—验证”的主线展开，共 30 章。前段建立 PI 基础与 SIwave 操作环境，中段深入直流压降、交流阻抗、谐振分析和去耦电容优化等核心功能，后段结合真实板级案例，讨论平面分割、过孔设计、封装协同和结果判读。每一章都会给出可操作的参数示例和判断依据，帮助你把仿真结果转化为具体的版图修改动作。
需要强调的是，PI 分析不是孤立的后处理步骤，而是与布局布线同步迭代的设计活动。越早把电源网络纳入仿真验证，修改成本越低。SIwave 的价值不仅在于给出云图和曲线，更在于让工程师在投板之前就能回答一个关键问题：这颗芯片在最坏瞬态条件下，电源引脚处的电压是否仍然落在允许范围内。