3. 高速数字负载特性
在电源噪声仿真中，芯片本身不是“被动等待供电”的负载，而是主动向电源网络索取电流的激励源。高速数字负载的核心特征在于：电流需求大、变化快、波形非线性，且电流频谱覆盖从直流到数吉赫兹的宽频带。理解这些特性，是建立有效负载模型、进而准确预测电源噪声的前提。
数字芯片的电流需求构成
数字芯片的电流需求可分为静态电流与动态电流两部分。静态电流包括亚阈值漏电、栅极漏电和反向偏置漏电，通常随工艺节点缩小而增大，但在高速开关场景中不是噪声主导因素。动态电流才是电源噪声的主要来源，它由三部分构成：
- 开关电流：逻辑门翻转时对负载电容充放电，电流路径为电源→PMOS→输出节点→负载电容→地，或负载电容→NMOS→地。这部分电流直接来自电源网络。
- 短路电流：输入信号在阈值附近时，PMOS与NMOS同时导通，形成电源到地的直通路径。短路电流持续时间短，但峰值可达开关电流的20%～30%。
- 内部节点充放电电流：时钟树、总线、寄存器内部节点的寄生电容充放电，虽不直接流向外部负载，但同样从电源网络汲取电流。
以一个典型的1.0 V、32位数据总线为例，假设每根信号线驱动5 pF负载电容，翻转率为0.3，时钟频率500 MHz。单根信号线的平均动态电流约为 I = C·V·f·α = 5 pF × 1.0 V × 500 MHz × 0.3 ≈ 0.75 mA。32根线同时翻转时，平均电流约24 mA；但若考虑同时开关噪声，瞬时峰值电流可达平均值的5～10倍，即120～240 mA。这个峰值电流在几皮秒到几十皮秒内完成跳变，对电源网络形成强烈冲击。
瞬态电流波形的时域特征
数字负载的瞬态电流波形并非理想方波，而是具有有限上升/下降时间的梯形或钟形脉冲。以CMOS反相器驱动电容负载为例，当输入从低到高翻转时，PMOS导通，电流从电源经PMOS流向输出节点，对负载电容充电。电流波形近似为：
i(t) ≈ (Vdd - Vout(t)) / Rp （PMOS线性区）
i(t) ≈ 0.5·μp·Cox·(W/L)·(Vdd - Vth)² （PMOS饱和区）实际波形中，电流在输入翻转瞬间快速上升，在输出节点电压达到Vdd/2附近时达到峰值，随后随输出接近Vdd而下降。整个电流脉冲的宽度与门延迟、负载电容和驱动能力相关，典型值在10～100 ps量级。
多个门同时翻转时，瞬态电流波形是各单门电流脉冲的叠加。由于时钟偏斜、信号到达时间差异和逻辑深度不同，叠加后的波形呈现更复杂的峰谷结构。最恶劣的情况是时钟树末端寄存器同时翻转，形成“电流阶跃”，其di/dt可达数十安培每纳秒。
上升时间与频率成分的关系
瞬态电流波形的上升时间tr决定了其高频频谱含量。对于梯形脉冲，频谱包络的第一个拐点频率为f1 = 1/(π·tr)，第二个拐点频率为f2 = 1/(π·tf)，其中tf为下降时间。在f1以下，频谱幅度基本平坦；f1到f2之间，幅度以-20 dB/decade下降；f2以上，以-40 dB/decade下降。
以tr = 50 ps为例，f1 ≈ 6.4 GHz。这意味着电流波形的高频成分可延伸至数吉赫兹，远高于时钟频率本身。电源分配网络（PDN）的阻抗在这些高频段若未得到良好控制，将产生显著的电源噪声。因此，负载模型必须能够表征从DC到数吉赫兹的宽频特性。
另一个关键参数是电流脉冲的重复频率。对于时钟同步电路，电流脉冲以时钟周期为间隔重复出现，频谱为离散的谐波线，基频为时钟频率，谐波延伸至f1以上。对于异步或数据相关电路，电流脉冲出现时间随机，频谱为连续谱。两种情况的噪声表现不同：离散谱可能在特定频率激发PDN谐振，连续谱则表现为宽带噪声底。
负载模型建立方法
建立高速数字负载模型的目标是：在电源噪声仿真中，用可计算的等效电路或行为模型替代真实芯片，使仿真能够复现芯片从电源网络汲取的电流波形。常用方法有三类：
1. 基于物理结构的晶体管级模型。直接使用SPICE晶体管模型，将芯片内部的门级网表提取为等效电路。优点是精度高，可复现短路电流和内部节点充放电；缺点是网表规模巨大，仿真速度慢，且需要工艺库支持。适用于小规模关键模块的精细分析。
2. 基于行为描述的IBIS模型。IBIS模型用V-I曲线和V-t曲线描述I/O缓冲器的行为，不涉及内部晶体管结构。对于电源噪声仿真，IBIS模型可提供输出电流波形，但无法直接描述核心逻辑的电流需求。改进方法是将IBIS与片内PDN模型结合，用电流源替代核心逻辑的电流抽取。
3. 基于等效电路的解析模型。将芯片电流需求抽象为电流源与RLC网络的组合。电流源波形由上升时间、峰值电流和脉冲宽度参数化；RLC网络表征片内电源分配网络的阻抗特性。这种方法计算效率高，适合系统级PDN仿真。参数可从数据手册、实测或详细仿真中提取。
实际工程中，常采用混合方法：对I/O接口使用IBIS模型，对核心逻辑使用参数化电流源模型，片内PDN用提取的RLC网络表示。模型建立后，需通过频域阻抗扫描和时域噪声仿真验证其有效性。判断依据包括：仿真得到的电源噪声峰峰值是否与实测或预期范围一致；PDN阻抗曲线在谐振频率处是否出现明显峰值；电流波形频谱是否覆盖目标频段。
最后需要强调：负载模型不是越复杂越好，而是要与仿真目标匹配。若关注低频电源波动（如DC-DC环路响应），可用平均电流模型；若关注高频噪声（如同时开关噪声），则必须保留瞬态电流波形的上升时间和峰值特征。模型精度与仿真效率之间的权衡，是高速数字电源噪声仿真中的核心工程判断。