2. PDN基础与联合仿真的必要性

电源分配网络（Power Delivery Network，PDN）是芯片从稳压模块获取电流、再经封装与PCB送到片内晶体管的一条完整通路。它并不是单一平面或单一过孔，而是由VRM、PCB平面与过孔、封装基板、焊球、片上金属层与去耦电容共同构成的分布式网络。理解PDN，核心是理解它在频域上的阻抗特性，以及为什么必须把封装和PCB放在同一个模型里一起看。

PDN阻抗与目标阻抗

从供电端看，PDN对负载电流呈现一个随频率变化的阻抗Z(f)。当芯片瞬态电流ΔI流过该阻抗时，产生的电源噪声为ΔV = ΔI × Z(f)。因此，控制噪声的本质就是控制PDN阻抗。工程上用“目标阻抗”作为设计门槛：

Z_target = (V_nom × ripple%) / I_transient

示例：V_nom = 1.0 V，允许纹波 5%，瞬态电流 10 A
Z_target = (1.0 × 0.05) / 10 = 5 mΩ

这意味着在芯片关心的频段内（通常从几十kHz到数百MHz），PDN阻抗应尽量低于5 mΩ。低频段由VRM环路和体电容主导，中频段由PCB平面电容与去耦电容主导，高频段则由封装基板、焊球、片上电容和封装内电容决定。各频段阻抗曲线首尾相接，任何一段出现尖峰，都会在对应频率上放大噪声。

PDN的组成与频段分工

一个典型PDN从电源到负载可拆成几段：VRM提供低频稳压；PCB上的大容量电解/钽电容处理kHz到数百kHz；陶瓷去耦电容覆盖MHz到数十MHz；封装基板内的平面与过孔、焊球、BGA球栅阵列构成从PCB到芯片的过渡；片内金属层与片上电容负责最后的高频去耦。每一段都有自己的寄生电感L和电阻R，频率升高时感抗2πfL迅速增大，成为阻抗上升的主因。

去耦电容并非越多越好。电容自身有等效串联电感（ESL），多个电容并联还会与平面电感形成LC谐振，在谐振点附近产生阻抗尖峰。因此PDN设计要同时看电容值、ESL、安装电感以及平面结构。

单独仿真的局限性

只做PCB仿真时，模型边界通常停在BGA焊盘或封装引脚处，封装内部的基板平面、过孔、焊球电感和片上电容全部被忽略。结果是高频段阻抗被严重低估，原本由封装与PCB共同形成的谐振峰可能完全看不到。反过来，只做封装仿真时，PCB上的去耦电容、平面供电路径和VRM环路被排除在外，低频阻抗曲线失真，无法判断整体是否满足目标阻抗。

更关键的是，封装与PCB之间的焊球、过孔和参考平面切换处，恰恰是阻抗不连续最严重的位置。单独仿真任何一侧，都无法准确捕捉这个界面的反射与耦合。因此，联合仿真的必要性不在于“更复杂”，而在于只有把两侧端口级联，才能得到从VRM到芯片的完整阻抗曲线。

联合仿真的实现方式

工程上常用端口级联法：分别提取封装和PCB的S参数或Z参数，在焊球/过孔界面处对接，再与VRM模型和片上负载模型组合，得到整体PDN阻抗。具体操作时，封装模型端口定义在BGA焊球底部，PCB模型端口定义在对应焊盘顶部，两者参考平面必须一致，否则级联结果会出现虚假谐振。

总结来说，PDN阻抗是频域指标，目标阻抗是设计门槛，而封装与PCB在物理上本就是一条连续通路。单独仿真只能看到局部，联合仿真才能还原从VRM到晶体管的完整供电链路，为后续的谐振定位、去耦优化和噪声预测提供可信基础。