4. 仿真工具与流程概览
反射，说白了就是信号在传输线上遇到了“阻抗突变”，一部分能量弹了回来。你想想看，信号在传输线上跑，就像水在管道里流。管道粗细均匀，水流就平稳。突然管道变细或者变粗，水就会溅回来，形成水锤效应。信号也一样。
我刚开始做SI那会儿，有一次调试一块高速板，DDR3的数据眼图死活睁不开。示波器一测，波形上全是台阶和过冲。查了半天，发现是末端端接电阻虚焊了。嗯，从那以后，我每次投板前都会把端接网络仔细检查一遍。
4.1 反射的形成机制
反射的根本原因，就是驱动端、传输线、接收端三者的阻抗不匹配。信号每遇到一个阻抗不连续点，就会发生反射。
反射系数 Γ 是衡量反射强度的关键参数：
Γ = (Z_load - Z_0) / (Z_load + Z_0)- Z_load：负载阻抗（接收端或源端）
- Z_0：传输线的特性阻抗
反射系数范围在 -1 到 +1 之间：
| 负载情况 | 反射系数 Γ | 反射现象 |
|---|---|---|
| 开路（Z_load = ∞） | +1 | 全反射，电压加倍 |
| 短路（Z_load = 0） | -1 | 全反射，电压反相 |
| 匹配（Z_load = Z_0） | 0 | 无反射 |
| 失配（Z_load ≠ Z_0） | 介于 -1 和 +1 之间 | 部分反射 |
反射信号会叠加在原信号上，导致波形畸变。过冲、下冲、振铃、台阶，都是反射的“杰作”。
关键指标：反射造成的过冲超过 20% 时，芯片的输入保护二极管就可能导通，长期可靠性会下降。我一般要求过冲控制在 10% 以内。
4.2 源端端接（串联端接）
源端端接，就是在驱动端串一个电阻。这个电阻加上驱动器的输出阻抗，要等于传输线的特性阻抗。
公式很简单：
R_series + R_driver = Z_0- R_series：串联电阻值
- R_driver：驱动器的输出阻抗（通常 10-30 Ω）
- Z_0：传输线特性阻抗（通常 50 Ω）
举个例子，如果驱动器的输出阻抗是 20 Ω，Z_0 是 50 Ω，那串联电阻就是 30 Ω。
源端端接的好处是功耗低，不增加直流负载。但它只适用于点对点连接，而且信号到达接收端时只有一半的幅度，要靠接收端的反射把电压抬到满幅。
我的习惯：源端端接的电阻要尽量靠近驱动器的输出引脚。我见过有人把电阻放在走线中间，结果反射照样严重。电阻的位置很重要，越近越好。
4.3 并联端接
并联端接，就是在接收端对地（或对电源）接一个电阻，让负载阻抗等于传输线特性阻抗。
并联端接有两种常见形式：
- 对地并联：电阻一端接信号线，一端接地。电阻值等于 Z_0。
- 对电源并联：电阻一端接信号线，一端接电源。电阻值也等于 Z_0。
并联端接能彻底消除反射，信号质量最好。但代价是功耗大，因为直流电流一直在流。
| 端接方式 | 优点 | 缺点 |
|---|---|---|
| 源端端接 | 功耗低，简单 | 只适用于点对点，信号幅度减半 |
| 并联端接 | 信号质量最好 | 功耗大，驱动能力要求高 |
注意：并联端接会加重驱动器的负载。如果驱动器的驱动能力不够，信号上升沿会变慢。我曾经在一个DDR3的设计中用了并联端接，结果驱动芯片发热严重，后来换成了戴维南端接才解决。
4.4 AC端接
AC端接，就是在并联端接的基础上串一个电容。这个电容隔断了直流路径，只对交流信号起作用。
AC端接的典型电路：
信号线 —— 电容 —— 电阻 —— 地电容的取值要保证时间常数远大于信号的上升时间：
R * C > 10 * t_rise- R：端接电阻（等于 Z_0）
- C：隔直电容
- t_rise：信号上升时间
AC端接的好处是功耗低，适合高频信号。但电容会引入额外的延迟，而且电容的寄生参数会影响高频性能。
避坑指南：AC端接的电容要选高频特性好的，比如NP0/C0G材质。我曾经用过X7R的电容，结果在1GHz以上信号质量反而变差了。电容的ESR和ESL在高频下会“捣乱”。
4.5 戴维南端接
戴维南端接，就是用两个电阻分压，等效出一个匹配阻抗。一个电阻接到电源，一个电阻接到地，中间点接信号线。
两个电阻的并联值要等于 Z_0：
(R1 * R2) / (R1 + R2) = Z_0同时，分压点要偏置到合适的电平。对于CMOS电路，通常偏置到 VCC/2。
举个例子，如果 Z_0 = 50 Ω，VCC = 3.3 V：
- R1 = 100 Ω（接到电源）
- R2 = 100 Ω（接到地）
- 并联值 = 50 Ω
- 偏置电压 = 1.65 V
戴维南端接的好处是功耗比并联端接低，而且能提供直流偏置。但它需要两个电阻，占板面积大。
| 端接方式 | 功耗 | 信号质量 | 适用场景 |
|---|---|---|---|
| 源端端接 | 低 | 中等 | 点对点，低速 |
| 并联端接 | 高 | 最好 | 点对点，高速 |
| AC端接 | 低 | 好 | 高频，差分信号 |
| 戴维南端接 | 中等 | 好 | 多点连接，总线 |
4.6 端接方式的选择策略
选哪种端接，没有绝对的标准。我一般按这几个原则来：
- 点对点，低速（< 100 MHz）：源端端接就够了，简单省事。
- 点对点，高速（> 100 MHz）：并联端接或AC端接，信号质量优先。
- 多点连接，总线：戴维南端接，兼顾功耗和信号质量。
- 差分信号：AC端接，配合差分对的特性阻抗。
我的经验：如果空间允许，我会在PCB上预留多种端接的焊盘。调试时根据实际波形选择最优方案。有一次，我预留了源端和并联两种端接，结果发现源端端接的功耗更低，信号质量也达标，就选了源端。预留焊盘，给自己留条后路。
4.7 反射与端接知识体系
下面这张图总结了反射与端接的核心逻辑：
反射与端接，说白了就是阻抗匹配的艺术。选对了端接方式，信号质量就有了保障。选错了，轻则波形畸变，重则系统不稳定。我建议你在设计初期就做好端接规划，别等到调试时再临时抱佛脚。