VIP20
本课程属于：016-STM32H7端侧AI推理优化 工业控制与工业互联网 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

STM32H7 DTCM、AXI SRAM、SRAM1内存分区实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 适用人群 · 课程整体框架与实战项目预览
课程导入学习目标
02
STM32H7内存架构总览
Flash · DTCM · ITCM
STM32H7内存架构总览
03
DTCM深入解析
DTCM的物理位置 · 访问速度 · 紧耦合特性
DTCM深入解析
04
AXI SRAM深入解析
AXI总线接口 · 多主设备访问 · 带宽优势
AXISRAM
05
SRAM1深入解析
SRAM1的地址范围 · 总线连接 · 典型用途
SRAM1深入解析
06
内存分区与启动配置
通过BOOT引脚和选项字节选择启动存… · 理解内存映射对启动的影响
内存分区启动配置
07
链接脚本基础
GCC/Keil/IAR下链接脚本中…
链接脚本基础GCC/Keil/IAR
08
DTCM链接脚本实战
在链接脚本中将关键变量 · 堆栈 · 临界数据分配到DTCM区域
DTCM链接脚本实战
09
AXI SRAM链接脚本实战
将大数组 · 帧缓冲 · DMA缓冲区分配到AXI SRAM并…
AXISRAM
10
SRAM1链接脚本实战
将普通变量 · RTOS堆 · 消息队列分配到SRAM1并验证地址
SRAM1链接脚本实战
11
MPU配置基础
Memory Protection… · 区域划分 · 属性设置（缓存
MPU配置基础
12
DTCM的MPU配置
为DTCM配置写回缓存 · 不可缓存等策略 · 提升实时性
DTCMMPU
13
AXI SRAM的MPU配置
配置AXI SRAM为可缓存 · 写回模式 · 优化大块数据访问
AXISRAM
14
SRAM1的MPU配置
配置SRAM1为普通内存 · 避免缓存一致性问题
SRAM1MPU
15
缓存一致性问题
DMA与CPU共享内存时的缓存一致性…
缓存一致性问题DMA
16
DTCM与DMA的冲突处理
DTCM不支持DMA访问 · 如何避免错误并设计数据流
DTCMDMA
17
AXI SRAM与DMA实战
使用AXI SRAM作为DMA缓冲区 · 实现高效外设数据传输
AXISRAM
18
SRAM1与DMA实战
SRAM1支持DMA · 配置双缓冲和循环模式 · 实现连续采样
SRAM1DMA
19
内存性能测试方法
使用DWT计数器 · 定时器或逻辑分析仪测量不同内存的读写…
内存性能测试方法DWT
20
内存分区对实时性的影响
通过中断响应时间 · 任务切换时间对比不同内存分配的效果
内存分区对实时性…通过
21
典型应用场景一
音频处理——将音频缓冲区放在AXI… · 代码和关键变量放DTCM
典型应用场景一AXI
22
典型应用场景二
图形界面——将帧缓冲放在AXI SR… · UI状态放SRAM1 · 堆栈放DTCM
典型应用场景二AXI
23
典型应用场景三
电机控制——将控制算法变量放DTCM · ADC采样数据放SRAM1 · DMA缓冲放AXI SRAM
典型应用场景三DTCM
24
内存泄漏与越界检测
使用MPU保护未使用区域 · 利用调试工具检测非法访问
内存泄漏越界检测
25
低功耗模式下的内存保持
不同内存区域在STOP · STANDBY模式下的数据保持特性及…
低功耗模式下的内…STOP
26
多核（CM7+CM4）内存共享
双核共享内存的分配策略 · 互斥机制与缓存同步
CM7+CM4多核
27
常见错误与调试技巧
链接错误 · HardFault · 数据被意外修改等问题的定位与解决
常见错误调试技巧
28
综合实战项目一
基于DTCM和AXI SRAM的高性…
综合实战项目一DTCM
29
综合实战项目二
基于SRAM1和AXI SRAM的实…
综合实战项目二SRAM1
30
课程总结与进阶方向
回顾核心要点 · 推荐深入学习内存保护 · DMA优化
课程总结进阶方向