4、时钟与定时器：系统时钟树配置、SysTick、TIM定时器、PWM生成与捕获的时序模拟

时钟，说白了就是嵌入式系统的「心跳」。没有它，CPU、外设、总线全都歇菜。在 Renode 里做多核模拟，时钟树的配置直接决定了你的模拟能不能跑出真实硬件的时序感。我见过不少朋友在真实板子上调得好好的代码，一搬到 Renode 里就乱套，十有八九是时钟树没配明白。

这一章，咱们就聚焦在时钟与定时器的时序模拟上。我会带着你从系统时钟树配置开始，一路走到 SysTick、TIM 定时器，再到 PWM 生成与捕获。每个环节我都会结合 Renode 的 .repl 平台描述文件和实际调试经验来讲。

4.1 系统时钟树配置：从 .repl 文件到模拟时序

在 Renode 里，时钟树的配置主要写在平台描述文件（.repl）里。你想想看，真实芯片里有个复杂的时钟树，PLL、分频器、多路选择器，一层套一层。Renode 用 ClockSource 和 Frequency 属性来模拟这个结构。

我个人习惯，拿到一个新平台，第一件事就是看它的时钟树拓扑。举个例子，一个典型的 ARM Cortex-M4 平台，它的 .repl 文件里大概长这样：

sysbus:
    init:
        ClockSource "hsi": Frequency 16000000  # 内部高速振荡器 16 MHz
        ClockSource "pll":
            Frequency 64000000
            Source "hsi"
            Multiplier 4
        Timer "TIM2" @ 0x40000000:
            FrequencyDependency "pll"
            FrequencyDivider 2

这里有个关键点：FrequencyDependency 和 FrequencyDivider。Renode 会根据这些配置，在模拟启动时自动计算出 TIM2 的实际工作频率。我在项目中遇到过一个问题：TIM2 的定时周期总是不对，查了半天才发现是 FrequencyDivider 写成了 4，而实际硬件是 2。这种错误在真实板子上可能得用示波器才能发现，但在 Renode 里，你只需要检查一下日志里的时钟频率值。

4.2 SysTick：系统滴答定时器的模拟精度

SysTick 是每个 Cortex-M 内核自带的 24 位递减计数器。它通常用于操作系统的心跳，或者简单的延时。在 Renode 里，SysTick 的模拟精度直接影响到 FreeRTOS 这类 RTOS 的任务调度时序。

SysTick 的配置很简单，就是设置重装载值（RELOAD）和时钟源。但这里有个坑：SysTick 的时钟源可以是处理器时钟，也可以是外部参考时钟。在 Renode 里，默认用的是处理器时钟。我曾经在一个项目中，把 SysTick 配置成了外部时钟，但 .repl 文件里没定义那个外部时钟源，结果 Renode 直接报错，模拟都启动不了。

来看一个典型的 SysTick 初始化代码：

void SysTick_Init(void) {
    // 设置重装载值，假设处理器时钟 64 MHz，想要 1 ms 中断
    // RELOAD = 64000000 / 1000 - 1 = 63999
    SysTick->LOAD = 63999;
    // 选择处理器时钟源，使能中断
    SysTick->CTRL = SysTick_CTRL_CLKSOURCE_Msk |
                    SysTick_CTRL_TICKINT_Msk |
                    SysTick_CTRL_ENABLE_Msk;
}

在 Renode 里模拟这段代码时，你可以用 logLevel 2 打开 SysTick 的日志，观察每次递减和重装载的精确时间点。我建议你试试看，把 LOAD 值改成 6399（也就是 0.1 ms 中断一次），看看 Renode 的模拟时间是不是也跟着线性变化。这是验证时钟模拟是否准确的好方法。

4.3 TIM 定时器：基本定时、输入捕获与输出比较

通用定时器（TIM）比 SysTick 复杂得多。它通常有多个通道，支持输入捕获、输出比较、PWM 生成等功能。在 Renode 里，TIM 的模拟是事件驱动的——每次计数、比较、捕获都会触发一个模拟事件，推进模拟时间。

我整理了一个表格，方便你对比 TIM 的几种工作模式在 Renode 里的模拟行为：

嗯，这里要注意输入捕获。我在项目中遇到过一个问题：用 TIM2 的通道 1 做输入捕获，测量外部脉冲的周期。在真实板子上跑得好好的，但在 Renode 里死活捕获不到事件。后来发现，Renode 的 GPIO 引脚默认是浮空输入，没有使能上下拉。外部脉冲信号在模拟环境里没有明确的电平跳变，捕获自然就触发了。解决办法是在 .repl 文件里显式配置引脚的驱动强度。

4.4 PWM 生成与捕获的时序模拟

PWM 生成是 TIM 输出比较模式的一个特例。在 Renode 里，PWM 的模拟结果可以通过 gpio 命令直接观察引脚的波形。我个人习惯用 gpio monitor 来实时查看 PWM 输出引脚的逻辑电平变化。

来看一个 PWM 初始化的代码示例：

void PWM_Init(void) {
    // 使能 TIM2 时钟
    RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;
    // 设置预分频器，64 MHz / 64 = 1 MHz
    TIM2->PSC = 63;
    // 设置自动重装载值，1 MHz / 1000 = 1 kHz PWM
    TIM2->ARR = 999;
    // 设置通道 1 占空比 50%
    TIM2->CCR1 = 499;
    // 配置通道 1 为 PWM 模式 1，预装载使能
    TIM2->CCMR1 = (6 << 4) | TIM_CCMR1_OC1PE;
    // 使能通道 1 输出，极性为高电平有效
    TIM2->CCER |= TIM_CCER_CC1E;
    // 使能 TIM2
    TIM2->CR1 |= TIM_CR1_CEN;
}

在 Renode 里跑这段代码，你可以用 gpio monitor PA0（假设 TIM2_CH1 映射到 PA0）来观察波形。你会发现 Renode 会按照你配置的 1 kHz 频率、50% 占空比，精确地翻转引脚电平。这就是事件驱动模拟的魅力——它不依赖物理时间，而是靠事件队列来推进。

至于 PWM 捕获，其实就是输入捕获的延伸。你需要测量两个连续上升沿（或下降沿）之间的 CNT 差值，从而计算出周期和占空比。在 Renode 里模拟 PWM 捕获时，我建议你分两步走：

1. 先确认捕获引脚有正确的信号输入。 用 gpio monitor 查看引脚电平是否在变化。
2. 再检查捕获寄存器。 在捕获中断里打印 CCR 的值，看是否与预期一致。

4.5 知识结构图：时钟与定时器模拟全景

下面这张 SVG 图，我把本章的核心知识点串在了一起。你可以把它当作一张「导航图」，随时回来对照。

4.6 避坑指南与调试心法

最后，我把自己在 Renode 里调试时钟和定时器时踩过的坑，总结成几条经验，希望能帮你少走弯路。

• 时钟频率不对？ 先查 .repl 文件里的 Frequency 和 FrequencyDivider。我曾经把 16 MHz 写成了 16 kHz，结果 SysTick 慢得像蜗牛，还以为是 Renode 的 bug。
• 定时器不计数？ 检查 TIM_CR1 的 CEN 位有没有置 1。听起来简单，但我真的见过有人忘了使能定时器，然后在中断里等了一下午。
• PWM 波形出不来？ 确认 GPIO 的复用功能（AF）配置正确。Renode 不会自动帮你把引脚切换到定时器模式，你得在 .repl 或者代码里显式设置。
• 捕获值始终为 0？ 检查捕获边沿配置。我曾经把上升沿捕获写成了下降沿捕获，而外部信号正好是高电平有效，结果 CCR 永远是 0。