📚 课程目录第3章外设时序基础

3、外设时序基础：GPIO、UART、SPI、I2C的时序模型与Renode外设建模方法

做嵌入式模拟，最怕什么？

怕模拟跑得飞快，下板子就翻车。

我见过太多团队，软件在QEMU上跑得顺顺当当，一烧到真芯片，外设就是不动。为什么？时序不对。模拟器里GPIO翻转是瞬间完成的，真实芯片得等几个时钟周期；UART发送在模拟器里是"啪"一下丢进缓冲区，真实硬件得一位一位往外移。

所以这一章，咱们就聊聊外设时序这件事。说白了，就是搞清楚每个外设的"节奏"——什么时候拉高、什么时候采样、什么时候响应。然后看看Renode里怎么把这些节奏建模出来。

3.1 四种外设的时序核心

先看一张总图，把这四种外设的时序骨架搭起来。

3.2 GPIO时序模型

GPIO是最简单的，但也是最容易出问题的。

为什么？因为简单到让人忽略时序。

在真实芯片里，GPIO输出寄存器写入后，电平不会立刻出现在引脚上。中间有组合逻辑延迟、驱动缓冲延迟。虽然只有几纳秒，但在高频场景下——比如用GPIO模拟SPI——这几纳秒就能让时序乱掉。

GPIO时序三要素：

输出延迟：写寄存器 → 引脚电平变化的时间
输入采样：引脚电平 → 读寄存器可见的时间
中断触发：边沿检测 → 中断标志置位的时间

在Renode里，GPIO的时序模型其实很简单。默认情况下，GPIO是"零延迟"的——写就变，读就回。但你可以通过GPIOEndpoint的Delay属性来模拟真实延迟。

// Renode GPIO时序模拟示例
gpio: GPIO @ some_irq_controller {
    // 默认零延迟
    // 如果需要模拟延迟：
    // [0, 1] -> 延迟1个时钟周期
    // 或者使用 Timing 属性
    Timing: "1"  // 1个时钟周期延迟
}

我的经验：做GPIO模拟时，别把延迟设成0。哪怕设成1个时钟周期，也能暴露很多竞态问题。我曾经帮一个团队调试LED闪烁程序，模拟器里闪得完美，下板子就闪得忽快忽慢——就是因为GPIO翻转延迟导致定时器中断被延迟处理了。

3.3 UART时序模型

UART的时序核心是波特率。说白了，就是每秒传多少位。

一个典型的UART帧长这样：

1位起始位（低电平）
5~8位数据位（LSB first）
1位可选的奇偶校验位
1~2位停止位（高电平）

位时间 = 1 / 波特率。比如115200波特率，每位约8.68μs。

在Renode里模拟UART，关键是要把"逐位发送"这个过程模拟出来。很多模拟器偷懒，直接把整个字节塞进FIFO——这在时序上是不对的。

// Renode UART时序模拟配置
uart: UART @ sysbus 0x40001000 {
    // 波特率设置
    BaudRate: 115200
    // 数据位
    DataBits: 8
    // 停止位
    StopBits: 1
    // 奇偶校验
    Parity: None
    
    // 时序相关
    // 是否逐位模拟
    BitBanging: true  // 开启逐位模拟
    // 接收FIFO深度
    RxFifoSize: 16
    // 发送FIFO深度
    TxFifoSize: 16
}

注意：开启BitBanging: true会显著降低模拟速度，因为每个位都要触发一个定时事件。但如果你要调试UART通信的时序问题——比如波特率偏差、采样点偏移——这是必须的。

我记得有一次调试一个GPS模块的UART通信，波特率设成了9600，但模块实际输出是9600的1.5倍。模拟器里因为没开逐位模拟，数据全对。下板子就乱码。后来开了逐位模拟，一眼就看出位时间不对。

3.4 SPI时序模型

SPI比UART复杂一点，因为有时钟线。

SPI的时序由四个信号决定：

SCK：串行时钟，由主机产生
MOSI：主机输出，从机输入
MISO：主机输入，从机输出
CS：片选，低电平有效

SPI有四种模式，由CPOL（时钟极性）和CPHA（时钟相位）决定：

模式	CPOL	CPHA	数据采样边沿	数据输出边沿
0	0	0	上升沿	下降沿
1	0	1	下降沿	上升沿
2	1	0	下降沿	上升沿
3	1	1	上升沿	下降沿

在Renode里模拟SPI，核心是时钟边沿的精确控制。

// Renode SPI时序模拟配置
spi: SPI @ sysbus 0x40002000 {
    // SPI模式
    Mode: 0  // CPOL=0, CPHA=0
    
    // 时钟频率
    ClockFrequency: 10000000  // 10MHz
    
    // 数据位宽
    DataWidth: 8
    
    // 片选极性
    ChipSelectPolarity: Low
    
    // 时序参数
    // 建立时间（ns）
    SetupTime: 10
    // 保持时间（ns）
    HoldTime: 5
}

避坑指南：我曾经调试一个SPI Flash驱动，模拟器里读写都正常，下板子就读回全0xFF。查了两天，发现是CPHA设反了。模拟器里SPI从机对模式不敏感，但真实Flash芯片对模式有严格要求。所以模拟时一定要把Mode设对，并且让从机也检查模式匹配。

3.5 I2C时序模型

I2C的时序比SPI更讲究，因为它是开漏输出，需要上拉电阻。

I2C的时序关键点：

SCL：时钟线，由主机控制
SDA：数据线，双向
起始条件：SCL高电平时，SDA从高变低
停止条件：SCL高电平时，SDA从低变高
ACK：每字节后接收方拉低SDA表示应答

I2C的时序参数包括：

参数	标准模式(100kHz)	快速模式(400kHz)	高速模式(3.4MHz)
SCL频率	100kHz	400kHz	3.4MHz
保持时间(tHD:STA)	4.0μs	0.6μs	0.16μs
建立时间(tSU:STA)	4.7μs	0.6μs	0.16μs
数据保持时间(tHD:DAT)	0~3.45μs	0~0.9μs	0~0.07μs
上升时间(tr)	1000ns	300ns	120ns

在Renode里模拟I2C，需要关注SCL和SDA的时序关系。

// Renode I2C时序模拟配置
i2c: I2C @ sysbus 0x40003000 {
    // I2C模式
    Mode: Standard  // Standard, Fast, FastPlus, HighSpeed
    
    // 时钟频率
    ClockFrequency: 100000  // 100kHz
    
    // 时序参数（ns）
    Timing: {
        T_HD_STA: 4000,   // 起始保持时间
        T_SU_STA: 4700,   // 起始建立时间
        T_HD_DAT: 0,      // 数据保持时间
        T_SU_DAT: 250,    // 数据建立时间
        T_SU_STO: 4000,   // 停止建立时间
        T_BUF: 4700       // 总线空闲时间
    }
    
    // 从机地址
    Address: 0x50
    
    // 是否模拟开漏
    OpenDrain: true
}

注意：I2C的时序模拟对性能影响很大，尤其是开漏模拟。每个SCL边沿都要检查SDA状态，还要模拟上拉电阻的充放电。如果只是做功能验证，可以关掉开漏模拟；但如果要调试时序问题，必须开着。

3.6 Renode外设建模方法

好了，四种外设的时序模型讲完了。那在Renode里，怎么把这些模型实现出来？

Renode的外设建模有两种方式：

使用内置外设库：Renode自带了很多常见外设的模型，直接配置参数就行
自定义外设：用C#或Python写自己的外设模型

对于时序模拟，我建议用第二种方式——自己写模型。因为内置模型为了通用性，时序精度往往不够。

一个自定义外设的基本结构：

// C# 自定义外设示例
public class MySPIDevice : IPeripheral, ISPIInterface
{
    // 时序参数
    private long clockPeriod;  // 时钟周期（ns）
    private int mode;          // SPI模式
    
    // 状态机
    private enum State { Idle, Transferring, Done }
    private State currentState;
    
    // 时序模拟核心
    public void OnClockEdge(bool risingEdge)
    {
        if (currentState != State.Transferring) return;
        
        if (risingEdge)
        {
            // 采样MOSI
            SampleMosi();
        }
        else
        {
            // 更新MISO
            UpdateMiso();
        }
    }
    
    // 时序延迟模拟
    public void WriteRegister(long address, long value)
    {
        // 模拟写寄存器延迟
        this.ScheduleAction(clockPeriod, () => {
            // 实际写入
            this.registers[address] = value;
            // 触发中断（如果需要）
            this.IRQ.Set(true);
        });
    }
}

建模要点：

用ScheduleAction模拟时序延迟
用状态机管理外设状态转换
时钟边沿事件要精确到纳秒级
中断触发要模拟真实硬件的延迟

我个人习惯的做法是：先写一个功能模型（只关心数据对不对），再往上叠加时序模型（关心数据什么时候对）。这样调试起来方便，功能不对先查逻辑，时序不对再查延迟。

嗯，这一章的内容就到这。四种外设的时序模型，加上Renode的建模方法，够你应付大部分模拟场景了。记住一句话：模拟器里的时序越接近真实硬件，你的软件就越不容易在下板子时翻车。