VIP10
本课程属于：132-RISC-V处理器核微架构设计 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V缓存一致性协议与存储层次设计实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论与背景
为什么需要缓存一致性？RISC-V…
课程导论背景
02
存储层次基础
SRAM · DRAM · Cache 的基本原理与性能差异
存储层次基础SRAM
03
Cache 基础概念
直接映射 · 组相联 · 全相联 Cache 结构与替换策略
Cache基础概念
04
Cache 写入策略
写直达（Write-Through）…
Cache写入策略
05
多核缓存一致性问题
共享内存模型与“缓存不一致”的根源
多核缓存一致性问…共享内存模型
06
嗅探协议基础
基于总线的嗅探（Snooping）协…
嗅探协议基础Snooping
07
MSI 协议详解
Modified · Shared · Invalid 状态机与状态转换
MSI协议详解
08
MESI 协议详解
Exclusive 状态的引入与性能…
MESI协议详解
09
MOESI 与 MESIF 协议
Owned 与 Forward 状态…
MOESIMESIF
10
目录协议基础
基于目录的一致性协议架构与优势
目录协议基础基于目录的一致性…
11
目录协议实现
目录项结构 · 目录状态机与请求处理流程
目录协议实现目录项结构
12
一致性协议验证
形式化验证与模拟验证方法
一致性协议验证形式化验证
13
RISC-V 特权架构与内存模型
RVWMO 与 RVTSO 内存序模…
RISC-V特权架构
14
RISC-V 缓存管理指令
FENCE · FENCE.I 与 CMO 指令扩展
RISC-V缓存管理指令
15
硬件实现基础
Verilog 实现 Cache 控…
硬件实现基础Verilog
16
嗅探协议实战
基于 Verilog 的 MESI…
嗅探协议实战Verilog
17
目录协议实战
基于 Verilog 的目录控制器设…
目录协议实战Verilog
18
一致性协议性能分析
带宽 · 延迟与流量模型
一致性协议性能分…带宽
19
多级 Cache 一致性
L1/L2/L3 缓存层次的一致性维…
Cache多级
20
非一致性内存访问（NUMA）
NUMA 架构下的缓存一致性挑战
NUMA非一致性内存访问
21
一致性协议与虚拟内存
TLB 一致性 · 页表遍历与缓存协同
一致性协议虚拟内存
22
RISC-V 开源实现分析
Rocket Chip · BOOM 中的缓存一致性设计
RISC-V开源实现分析
23
硬件测试平台搭建
基于 Verilator 或 VCS…
硬件测试平台搭建Verilator
24
一致性协议测试用例设计
读写冲突 · 原子操作与死锁检测
一致性协议测试用…读写冲突
25
性能优化技术
写缓冲 · 写合并 · 预取与一致性协议协同
性能优化技术写缓冲
26
高级主题
一致性协议与内存加密（TEE） · 安全隔离
高级主题TEE
27
高级主题
一致性协议在 GPU 与 AI 加速…
高级主题GPU
28
高级主题
缓存一致性协议的标准化趋势（CHI · ACEs）
高级主题CHI
29
项目实战
设计一个简化的双核 RISC-V 系…
项目实战RISC-V
30
课程总结与未来展望
CXL · Chiplet 与缓存一致性的未来
课程总结未来展望