VIP10

本课程属于：132-RISC-V处理器核微架构设计 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

RISC-V处理器核FPGA原型构建与软硬验证

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

课程导论与开发环境搭建

RISC-V生态概览 · FPGA原型验证的价值 · Vivado与Verilator环境…

课程导论开发环境搭建

RISC-V指令集架构基础

RV32I基础指令集解析 · 指令编码格式 · 寄存器约定与ABI

RISC-V指令集架构基础

处理器微架构入门

经典5级流水线介绍 · 数据通路与控制通路 · 哈佛结构与冯诺依曼结构对比

处理器微架构入门经典5级流水线介…

RTL设计基础与Verilog实战

组合逻辑与时序逻辑 · 状态机设计 · 同步与异步复位

搭建单周期RISC-V CPU核心

取指单元设计 · 译码单元设计 · 执行单元(ALU)设计

流水线CPU设计（上）

流水线寄存器插入 · 数据冒险与 forwarding · 控制冒险与分支预测

流水线CPU设计（下）

加载使用冒险处理 · 异常与中断处理 · CSR寄存器实现

存储层次与Cache设计

Cache基本原理 · 直接映射与组相联Cache · 写策略与替换算法

Cache存储层次

总线协议与SoC集成

TileLink与AXI4协议对比 · 总线矩阵设计 · 外设地址映射

SoC总线协议

FPGA开发板选型与资源评估

主流FPGA芯片对比 · 逻辑单元与DSP资源评估 · IO与时钟资源

FPGA开发板选型

Vivado工程搭建与IP集成

创建Vivado项目 · Block Design设计 · IP核定制与封装

FPGA综合与实现流程

综合策略与优化 · 布局布线 · 时序收敛基础

时钟与复位方案设计

全局时钟网络 · 时钟生成与PLL配置 · 异步复位同步释放

时钟复位方案设计

调试接口与JTAG应用

JTAG协议基础 · OpenOCD配置 · GDB调试RISC-V内核

JTAG调试接口

FPGA片上逻辑分析仪

ILA核的插入与配置 · Vivado逻辑分析仪使用 · 触发条件设置

FPGA片上逻辑分析仪

验证方法论基础

UVM验证平台架构 · 定向测试与随机测试 · 功能覆盖率驱动

验证方法论基础UVM

RISC-V指令集验证

指令功能点分解 · 随机指令生成器 · RISC-V DV框架介绍

RISC-V指令集验证

裸机程序开发与运行

交叉编译工具链配置 · 链接脚本编写 · 启动代码与中断向量表

裸机程序开发运行

FreeRTOS在RISC-V上的移植

FreeRTOS源码结构 · 任务调度实现 · 上下文切换

Linux内核启动与根文件系统

Buildroot构建流程 · 设备树编写 · 内核配置与编译

Linux内核启动

性能评估与Benchmark

CoreMark与Dhrystone… · 性能计数器使用 · CPI与IPC分析

Benchmark性能评估

功耗分析与低功耗设计

动态功耗与静态功耗 · 时钟门控技术 · 电源域划分

功耗分析低功耗设计

安全特性与TEE实现

物理内存保护(PMP) · 可信执行环境 · 加密加速器集成

TEE安全特性

多核与一致性设计

多核互联拓扑 · 缓存一致性协议 · 原子指令实现

多核一致性设计

向量扩展与SIMD设计

RISC-V V扩展介绍 · 向量寄存器与指令 · 数据并行处理

SIMD向量扩展

验证平台自动化

Python脚本管理测试用例 · Makefile构建系统 · 回归测试框架

验证平台自动化Python

形式化验证入门

形式化验证概念 · 属性规约语言(SVA) · 模型检查工具

形式化验证入门形式化验证概念

FPGA原型验证常见问题

时序违例处理 · 资源不足优化 · 调试信号缺失

FPGA原型验证常见问题

从FPGA到ASIC的迁移

ASIC设计流程对比 · 门级网表仿真 · 扫描链插入

开源Rocket Chip与BOOM · Rocket Chip配置与生成 · BOOM微架构解析

项目实战Rocket