VIP10
本课程属于：132-RISC-V处理器核微架构设计 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V处理器UVM验证与FPGA原型测试

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导论与RISC-V基础
RISC-V指令集架构概览 · 开源处理器核生态 · 验证在芯片设计中的重要性
RISC-V课程导论
02
处理器核微架构入门
经典5级流水线 · 取指/译码/执行/访存/写回 · 数据冒险与控制冒险
处理器核微架构入…经典5级流水线
03
验证方法论基础
功能验证 vs 形式验证 · 动态仿真 · UVM基本概念
验证方法论基础vs
04
RISC-V指令集精讲
RV32I基础整数指令集 · R型/I型/S型/B型/U型/J型指… · 指令编码
RISC-V指令集精讲
05
搭建第一个仿真环境
Verilog/VHDL测试平台 · DUT例化 · 时钟与复位生成
搭建第一个仿真环…Verilog/VHDL
06
定向测试与随机测试
定向测试用例设计 · SystemVerilog约束随机化 · 随机指令生成器
定向测试随机测试
07
RISC-V ISS参考模型
Spike模拟器安装与使用 · 指令精确比对 · 差分测试原理
RISC-VISS
08
UVM验证组件实战
UVM Testbench架构 · Driver/Monitor/Sco… · TLM通信
UVM验证组件实战
09
RISC-V寄存器模型与CSR验证
通用寄存器堆验证 · CSR寄存器访问测试 · mstatus/mcause等关键C…
RISC-VCSR
10
流水线数据冒险验证
RAW/WAR/WAW冒险检测 · 转发逻辑验证 · 流水线停顿测试
流水线数据冒险验…RAW/WAR/WAW
11
控制冒险与分支预测验证
分支预测器模型 · BTB/BHT验证 · 预测错误恢复测试
控制冒险分支预测验证
12
存储子系统验证
指令缓存与数据缓存 · Cache一致性 · TLB与页表遍历验证
存储子系统验证指令缓存
13
异常与中断验证
异常处理流程 · mtvec/stvec设置 · 中断优先级
异常断验证
14
多核与缓存一致性验证
多核RISC-V架构 · MESI协议验证 · 原子操作（LR/SC）测试
多核缓存一致性验证
15
形式化验证入门
断言（SVA）编写 · 属性检查 · Formal工具使用
形式化验证入门SVA
16
功耗感知验证
功耗意图（UPF）基础 · 低功耗仿真 · 动态电压频率调整验证
功耗感知验证UPF
17
FPGA原型验证概述
FPGA选型 · 综合与实现流程 · 原型验证板卡介绍
FPGA原型验证概述
18
RISC-V处理器在FPGA上的移植
RTL适配 · 时钟管理单元（MMCM/PLL） · IO约束
RISC-VFPGA
19
FPGA调试技术
ChipScope/ILA使用 · 逻辑分析仪连接 · 片上调试
FPGA调试技术
20
FPGA上的性能评估
CoreMark/Dhrystone… · 性能计数器 · 时序分析
FPGA上的性能评估
21
软硬件协同验证
RISC-V GNU工具链 · 交叉编译 · 裸机程序与RTOS移植
软硬件协同验证RISC-V
22
验证计划与覆盖率收集
验证计划文档 · 代码覆盖率 · 功能覆盖率
验证计划覆盖率收集
23
回归测试与持续集成
回归测试脚本 · Jenkins/GitLab CI集… · 自动化报告
回归测试持续集成
24
安全特性验证
物理内存保护（PMP） · 信任根 · 侧信道攻击防护验证
安全特性验证PMP
25
向量扩展（RVV）验证
向量指令集 · 向量寄存器 · 向量长度可配置性测试
RVV向量扩展
26
性能验证与瓶颈分析
性能模型 · 瓶颈定位 · 微架构优化验证
性能验证瓶颈分析
27
后仿与门级仿真
网表仿真 · SDF反标 · 时序仿真
后仿门级仿真
28
验证完备性检查
验证清单 · Bug分析 · 逃逸率评估
验证完备性检查验证清单
29
开源验证框架实践
RISC-V DV框架 · riscv-tests · riscv-arch-test使用
开源验证框架实践RISC-V
30
课程总结与项目实战
综合项目：完整验证一个RISC-V核 · 项目答辩 · 经验分享
课程总结项目实战