VIP10
本课程属于：086-RISC-V流水线CPU微架构 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V流水线设计 CPU处理器微架构内核开发实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
RISC-V与流水线概述
RISC-V指令集架构简介 · 流水线设计的基本概念 · 单周期与多周期处理器的对比
RISC-V流水线概述
02
指令集基础
RV32I基础整数指令集详解 · R-Type/I-Type/S-Ty… · 指令编码与解码原理
指令集基础RV32I
03
处理器微架构设计基础
数据通路设计 · 控制单元设计 · 寄存器文件设计
处理器微架构设计…数据通路设计
04
五级流水线架构
取指(IF)阶段 · 译码(ID)阶段 · 执行(EX)阶段
五级流水线架构IF
05
流水线冒险与解决
结构冒险 · 数据冒险 · 控制冒险
流水线冒险解决
06
数据前递单元设计
前递路径分析 · 前递控制逻辑 · 前递多路选择器
数据前递单元设计前递路径分析
07
流水线控制单元
控制信号生成 · 控制信号流水传递 · 控制信号对齐
流水线控制单元控制信号生成
08
分支预测基础
静态分支预测 · 动态分支预测 · 分支目标缓冲器(BTB)
分支预测基础静态分支预测
09
分支预测实现
两位饱和计数器预测器 · BTB设计与实现 · 预测错误恢复机制
分支预测实现两位饱
10
加载-使用冒险处理
加载指令的特殊性 · 加载-使用冒险检测 · 流水线停顿实现
加载使用冒险处理
11
存储指令处理
存储指令的数据通路 · 存储指令的流水线行为 · 存储-加载转发
存储指令处理存储指令的数据通…
12
异常与中断处理
RISC-V异常模型 · 异常检测与处理 · 异常返回机制
异常断处理
13
CSR寄存器设计
CSR寄存器分类 · CSR指令实现 · CSR读写操作
CSR寄存器设计
14
多周期指令支持
乘法指令实现 · 除法指令实现 · 多周期指令的流水线处理
多周期指令支持乘法指令实现
15
流水线性能分析
CPI计算 · 流水线深度与频率权衡 · 阿姆达尔定律应用
流水线性能分析CPI
16
指令缓存设计
缓存基本原理 · 直接映射缓存 · 组相联缓存
指令缓存设计缓存基本原理
17
数据缓存设计
数据缓存架构 · 写缓冲器 · 写分配与写不分配
数据缓存设计数据缓存架构
18
总线接口设计
AXI4-Lite总线协议 · 总线状态机设计 · 突发传输
总线接口设计AXI4-Lite
19
多核与一致性基础
多核处理器架构 · 缓存一致性协议(MESI) · 一致性实现挑战
多核一致性基础
20
验证策略与测试平台
验证方法论 · UVM基础 · 测试用例设计
验证策略测试平台
21
RTL设计与仿真
Verilog编码规范 · 模块化设计 · 仿真环境搭建
RTL设计
22
综合与时序分析
逻辑综合流程 · 时序约束 · 建立时间与保持时间
综合时序分析
23
FPGA原型验证
FPGA开发流程 · 资源利用率优化 · FPGA调试技术
FPGA原型验证
24
低功耗设计技术
时钟门控 · 操作数隔离 · 多电压域
低功耗设计技术时钟门控
25
可测试性设计(DFT)
扫描链插入 · 边界扫描 · 内建自测试(BIST)
DFT可测试性设计
26
流水线深度优化
超流水线技术 · 流水线平衡 · 关键路径优化
流水线深度优化超流水线技术
27
乱序执行基础
Tomasulo算法 · 重排序缓冲(ROB) · 保留站
乱序执行基础Tomasulo
28
超标量架构
多发射技术 · 指令窗口 · 发射队列
超标量架构多发射技术
29
RISC-V向量扩展
向量指令集基础 · 向量寄存器文件 · 向量执行单元
RISC-V向量扩展
30
项目实战
完整RISC-V流水线CPU实现 · SoC集成 · 操作系统引导
项目实战RISC-V