VIP10
本课程属于：086-RISC-V流水线CPU微架构 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V处理器流水线设计与性能调优实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
流水线基础
从单周期到流水线 · 为什么需要流水线
流水线基础从单周期到流水线
02
五级流水线架构
IF · ID · EX
五级流水线架构IF
03
数据冒险（上）
RAW · WAR · WAW冒险的原理与识别
数据冒险RAW
04
数据冒险（下）
转发（Forwarding）与旁路（…
数据冒险Forwarding
05
控制冒险
分支预测的引入与基本策略
控制冒险分支预测的引入
06
结构冒险
资源冲突与哈佛架构的启示
结构冒险资源冲突
07
流水线寄存器
IF/ID · ID/EX · EX/MEM
流水线寄存器IF/ID
08
RISC-V基础指令集
RV32I指令格式与流水线适配
RISC-V基础指令集
09
加载-使用冒险
Load指令的特殊处理与流水线停顿
加载使用冒险
10
静态分支预测
始终预测 · 反向预测与编译器优化
静态分支预测始终预测
11
动态分支预测
1位 · 2位饱和计数器与BHT
动态分支预测1位
12
分支目标缓冲器（BTB）
预测目标地址的硬件实现
BTB分支目标缓冲器
13
返回地址栈（RAS）
函数调用返回的精准预测
RAS返回地址栈
14
超标量基础
多发射与指令窗口的概念
超标量基础多发射
15
乱序执行
保留站 · 重排序缓冲（ROB）与 Tomasu…
乱序执行保留站
16
寄存器重命名
消除WAR/WAW冒险的硬件机制
寄存器重命名WAR/WAW
17
提交与退休
有序提交如何保证精确异常
提交退休
18
存储转发
Load-Store队列与内存消歧
存储转发Load-Store
19
异常与中断
精确异常在流水线中的实现
异常精确异常
20
多周期指令
乘除法指令在流水线中的处理
多周期指令乘除法指令
21
流水线深度权衡
深流水线的收益与代价（功耗 · 面积）
流水线深度权衡深流水线的收益
22
时钟偏移与时序收敛
流水线设计的物理实现挑战
时钟偏移时序收敛
23
性能指标
CPI · IPC · 吞吐量与延迟的数学关系
性能指标CPI
24
性能调优方法论
瓶颈分析 · Amdahl定律与Roofline模…
性能调优方法论瓶颈分析
25
RTL实现（上）
用SystemVerilog搭建五级…
RTL实现
26
RTL实现（下）
转发逻辑与冒险检测单元的编码
RTL实现
27
仿真验证
搭建UVM验证环境与定向测试用例
仿真验证UVM
28
综合与时序分析
Design Compiler流程与…
综合时序分析
29
FPGA原型验证
在FPGA上跑RISC-V流水线
FPGA原型验证
30
项目实战
从零开始设计一个带分支预测的RISC…
项目实战RISC