4. 去耦电容的布局哲学：就近原则、最小回路面积、电流路径规划
去耦电容怎么摆？很多人觉得“放上去就行”。
我告诉你，差之毫厘，谬以千里。电容放错位置，高频噪声照样窜得到处都是。咱们这一章，就把电容布局的底层逻辑讲透。
4.1 就近原则——不是“尽量近”，而是“必须近”
先问个问题：电容离芯片引脚多远算近？
我的答案是：对于高频去耦（0.1μF及以下），电容焊盘到芯片电源引脚的距离，不要超过2mm。超过这个距离，电容的等效串联电感（ESL）就会和走线电感叠加，让高频去耦效果大打折扣。
核心要点：
- 每个电源引脚配一个0.1μF陶瓷电容，紧挨着引脚放
- 电容的电源端焊盘，直接对着芯片的电源引脚
- 地端焊盘，直接打过孔到地平面
- 走线宽度至少0.3mm，越短越好
我在项目中遇到过一块板子，EMI测试总超标。查了半天，发现工程师把电容放在芯片背面，中间隔了4个过孔。你想想看，高频电流从芯片出来，绕一大圈才到电容，回路面积大得吓人。后来把电容挪到正面，紧挨着引脚，EMI直接降了6dB。
4.2 最小回路面积——电流怎么流，回路就怎么画
去耦的本质是什么？是给高频电流提供一个低阻抗的本地回路。
这个回路面积越小，辐射越少，抗干扰能力越强。我习惯用一句话概括：电流路径就是你的天线，回路面积就是天线尺寸。
实战技巧：
画PCB时，把去耦电容的电源端和地端想象成一对“双胞胎”。它们之间的电流路径，必须尽可能短、尽可能宽。我通常会在电容旁边放一个地过孔，距离不超过1mm，这样回路面积能控制在几平方毫米以内。
来看一个典型对比：
| 布局方式 | 回路面积 | 高频去耦效果 | EMI辐射 |
|---|---|---|---|
| 电容紧挨引脚，地过孔紧挨电容 | 小（< 10mm²） | 优秀 | 低 |
| 电容离引脚5mm，地过孔在远处 | 中（50-100mm²） | 一般 | 中等 |
| 电容在芯片背面，走线绕远路 | 大（> 200mm²） | 差 | 高 |
说白了，回路面积每增加10倍，辐射强度大约增加20dB。这不是开玩笑的。
4.3 电流路径规划——让高频电流走“该走的路”
很多人只关注电容本身，却忽略了电流怎么流到电容、又从电容流到哪里。
我画PCB时，会先在心里画一条电流路径：芯片电源引脚 → 电容电源端 → 电容地端 → 地过孔 → 地平面。这条路径上的每一段，都要尽可能短、尽可能宽。
避坑指南：
我曾经犯过一个错误：把去耦电容的地过孔放在电容的“远端”，也就是远离芯片引脚的那一侧。结果高频电流从芯片出来，先经过电容，再绕一大圈才到地。回路面积大了好几倍。后来我改成把地过孔放在电容靠近芯片引脚的那一侧，效果立竿见影。
具体怎么做？我总结了三个步骤：
- 先确定电流方向：从芯片电源引脚出发，到电容，再到地
- 再规划走线：电源走线从芯片引脚直接拉到电容，不要绕路
- 最后放地过孔：地过孔紧挨着电容的地端焊盘，距离不超过1mm
你想想看，如果电流路径是直的，回路面积自然就小。如果电流路径是弯的，回路面积就会变大。就这么简单。
4.4 多电容并联布局——不是越多越好，是越“对”越好
有时候一个电容不够，需要并联多个不同容值的电容。比如0.1μF + 10μF + 100μF。这时候布局就有讲究了。
我的习惯是：小电容靠近芯片，大电容可以稍远。为什么？因为小电容负责高频去耦，必须紧挨着引脚；大电容负责低频储能，对走线长度不那么敏感。
多电容布局规则：
- 0.1μF（高频）：紧挨每个电源引脚，距离< 2mm
- 10μF（中频）：放在芯片附近，距离< 10mm
- 100μF（低频）：放在电源入口，距离可以到20-30mm
我在一个FPGA项目里，用了6个0.1μF电容分别放在6个电源引脚旁边，再加2个10μF电容放在芯片两侧，最后在电源入口放了一个100μF钽电容。板子跑起来纹波不到20mV，EMI一次过。
4.5 知识结构图：去耦电容布局的核心逻辑
下面这张图，把咱们刚才讲的内容串起来了。你可以把它当作布局时的检查清单。
4.6 实战检查清单
每次画完PCB，我都会对照这个清单检查一遍。你也试试：
- 每个电源引脚都有0.1μF电容吗？
- 电容到引脚的距离小于2mm吗？
- 地过孔紧挨着电容地端吗？
- 电流路径是直线吗？有没有绕路？
- 小电容靠近芯片，大电容稍远吗？
- 回路面积控制在10mm²以内吗？
我的习惯：
画完板子后，我会在PCB上把每个去耦电容的电流路径用高亮线标出来。如果发现哪条路径绕路了，就调整布局。这个习惯帮我避免了很多EMI问题。
嗯，去耦电容的布局哲学，说白了就是三个字：短、直、近。短——走线短；直——路径直；近——电容近。把这三点做到位，你的电源去耦就成功了一大半。