4. FPGA开发流程与工具链
好，咱们正式开始啃指令集这块硬骨头。RV32I 是 RISC-V 的基础，一共也就 40 多条指令。你想想看，ARM 和 x86 动辄上千条指令，咱们这算是很清爽了。
我个人习惯，学指令集不能死记硬背。你得理解每条指令在硬件上到底干了什么。说白了，CPU 就是个执行指令的机器，你给它什么指令，它就怎么控制数据通路。
核心观点：RV32I 是 RISC-V 的"最小可行集"。你只要掌握了这 40 多条指令，就能跑通一个完整的处理器。其他扩展（M、F、D、A）都是在它基础上加功能。
4.1 算术运算指令
算术运算，就是加减法。RV32I 里没有乘除法，那是 M 扩展的事。但你别小看这加减法，我做过一个项目，整个算法核心就靠 ADD 和 SUB 硬算出来的。
| 指令 | 格式 | 描述 | 我踩过的坑 |
|---|---|---|---|
| ADD | R-type | rd = rs1 + rs2 | 注意溢出，RISC-V 不自动处理 |
| SUB | R-type | rd = rs1 - rs2 | SUB 和 ADD 共用 ALU，注意控制信号 |
| ADDI | I-type | rd = rs1 + imm | 立即数是 12 位有符号，符号扩展 |
| LUI | U-type | rd = imm << 12 | 加载高 20 位，低 12 位补 0 |
| AUIPC | U-type | rd = PC + imm << 12 | 用于位置无关代码，我调试时吃过亏 |
实战技巧：ADDI 的立即数是 12 位有符号数，范围 -2048 ~ 2047。如果你想加载一个 32 位常数，需要 LUI + ADDI 组合。我刚开始写汇编时，经常忘记符号扩展，结果数值对不上。
4.2 逻辑运算指令
逻辑运算就是与、或、异或、取反。这些指令在掩码操作、位域提取时特别有用。
- AND / ANDI：按位与。常用于清零某些位。
- OR / ORI：按位或。常用于置位某些位。
- XOR / XORI：按位异或。常用于翻转某些位。
嗯，这里要注意：RISC-V 没有直接的取反指令（NOT）。你要用 XORI rd, rs1, -1 来实现。为什么？因为 -1 的二进制全是 1，异或全 1 就是取反。
⚠️ 曾经踩过的坑：我在一个项目中用 ANDI 做位掩码，立即数忘记符号扩展了。结果高位全变成了 1，整个数据都错了。记住：I-type 指令的立即数都是 12 位有符号，使用前要符号扩展到 32 位。
4.3 移位指令
移位指令分逻辑左移、逻辑右移、算术右移。RV32I 里移位量由低 5 位决定，也就是 0~31 位。
| 指令 | 操作 | 说明 |
|---|---|---|
| SLL / SLLI | 左移，低位补 0 | 相当于乘以 2^n |
| SRL / SRLI | 逻辑右移，高位补 0 | 无符号数除以 2^n |
| SRA / SRAI | 算术右移，高位补符号位 | 有符号数除以 2^n |
我个人习惯，做有符号数除法时一定用 SRA，无符号数用 SRL。你想想看，如果 -8 用逻辑右移，结果变成正数了，那程序就全乱套了。
4.4 比较指令
比较指令不直接修改标志位，而是把比较结果写到一个寄存器里。这是 RISC-V 和 ARM、x86 最大的不同。
- SLT / SLTI：有符号比较，若 rs1 < rs2 则 rd=1，否则 rd=0。
- SLTU / SLTIU：无符号比较，同上。
为什么这么设计？RISC-V 刻意避免标志位。因为标志位会让流水线变复杂，还会引入乱序执行的依赖。把所有结果都写回寄存器，硬件设计就简单多了。我刚开始觉得这有点浪费寄存器，后来做流水线时才明白——这简直是天才设计。
4.5 分支跳转指令
分支跳转是控制流的灵魂。RV32I 的分支指令都是条件分支，跳转目标用 B-type 格式编码。
| 指令 | 条件 | 说明 |
|---|---|---|
| BEQ | rs1 == rs2 | 相等则跳转 |
| BNE | rs1 != rs2 | 不等则跳转 |
| BLT / BLTU | rs1 < rs2 | 小于则跳转（有/无符号） |
| BGE / BGEU | rs1 >= rs2 | 大于等于则跳转（有/无符号） |
| JAL | 无条件跳转并链接 | rd = PC+4; PC = PC + offset |
| JALR | 无条件跳转并链接（寄存器） | rd = PC+4; PC = rs1 + imm |
避坑指南：我曾经在实现分支预测时，把 B-type 的立即数编码搞错了。B-type 的立即数不是连续的，它被拆成了好几段。你解码时一定要按 spec 重新拼接，否则跳转目标全错。
4.6 加载存储指令
加载存储是 CPU 和内存打交道的唯一方式。RISC-V 是加载-存储架构，只有 load/store 能访问内存，算术指令只能在寄存器上操作。
| 指令 | 操作 | 数据宽度 | 符号扩展 |
|---|---|---|---|
| LB / LBU | 加载字节 | 8 位 | 有符号 / 无符号 |
| LH / LHU | 加载半字 | 16 位 | 有符号 / 无符号 |
| LW | 加载字 | 32 位 | 无需扩展 |
| SB | 存储字节 | 8 位 | — |
| SH | 存储半字 | 16 位 | — |
| SW | 存储字 | 32 位 | — |
⚠️ 对齐问题：RV32I 不强制要求对齐访问，但未对齐的访问会降低性能。我在一个项目中用 LB 读一个未对齐的地址，结果多花了 2 个周期做对齐处理。如果你的系统对性能敏感，建议所有访问都按自然对齐。
4.7 指令格式速览
RV32I 有 4 种主要指令格式：R-type、I-type、S-type、B-type、U-type、J-type。每种格式的立即数编码位置都不一样。
// R-type: 寄存器-寄存器操作
// [31:25] funct7 | [24:20] rs2 | [19:15] rs1 | [14:12] funct3 | [11:7] rd | [6:0] opcode
// 示例：ADD x1, x2, x3 -> 0x003100B3
// I-type: 立即数操作
// [31:20] imm[11:0] | [19:15] rs1 | [14:12] funct3 | [11:7] rd | [6:0] opcode
// 示例：ADDI x1, x2, 100 -> 0x06410093
// S-type: 存储指令
// [31:25] imm[11:5] | [24:20] rs2 | [19:15] rs1 | [14:12] funct3 | [11:7] imm[4:0] | [6:0] opcode
// 示例：SW x1, 100(x2) -> 0x00112423嗯，这里要注意：B-type 的立即数编码最坑。它把 imm[12|10:5] 放在高位，imm[4:1|11] 放在低位。我第一次写解码器时，直接按顺序拼接，结果跳转全乱套了。
总结一下：RV32I 的 6 类指令，覆盖了 CPU 需要的所有基本操作。算术逻辑做计算，加载存储做访存，分支跳转做控制。你把这 40 多条指令的编码格式和功能吃透，一个单周期 RISC-V 核就能手撕出来了。