VIP19
本课程属于：047-RISC-V仿真与原型开发 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V软核定制与流水线设计调试实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与学习路径
目标=RISC-V软核定制与流水线设… · 核心概念 · 工程实践框架与课程项目概览
课程导入学习路径
02
RISC-V指令集架构基础
目标=RV32I/RV64I指令格式 · 寄存器组织 · 寻址模式
RISC-V指令集架构基础
03
RISC-V软核开发环境搭建
目标=工具链安装 · 仿真器配置 · FPGA开发板选型
RISC-V软核开发环境搭建
04
经典五级流水线原理
目标=取指 · 译码 · 执行
经典五级流水线原…目标=取指
05
流水线冒险与解决方法
目标=结构冒险 · 数据冒险 · 控制冒险的成因分析
流水线冒险解决方法
06
RISC-V软核微架构设计入门
目标=从单周期到多周期的演进 · 指令状态机设计 · 数据通路与控制单元协同设计方法
RISC-V软核微架构设计入…
07
取指单元设计与实现
目标=PC生成逻辑 · 指令存储器接口 · 分支目标缓冲
取指单元设计实现
08
译码单元设计与实现
目标=指令译码器 · 立即数生成 · 寄存器堆读写
译码单元设计实现
09
执行单元设计与实现
目标=ALU设计 · 乘除法器集成 · 移位运算
执行单元设计实现
10
访存单元设计与实现
目标=加载/存储指令处理 · 数据存储器接口 · 非对齐访问支持
访存单元设计实现
11
写回单元与寄存器堆设计
目标=写回数据选择 · 寄存器堆写端口冲突处理 · 写回阶段与流水线冲刷的协同
写回单元寄存器堆设计
12
流水线控制与冒险处理实战
目标=前递单元 · 冒险检测单元 · 流水线冲刷逻辑的RTL实现与联合调试
流水线控制冒险处理实战
13
分支预测与跳转处理
目标=静态预测 · 动态预测 · 分支历史表
分支预测跳转处理
14
中断与异常处理机制
目标=RISC-V异常类型 · 中断控制器 · CSR操作
异常处理机制RISC-V
15
总线接口与SoC集成
目标=AXI4-Lite · Wishbone · TileLink等总线协议对比
SoC总线接口
16
软核定制方法与流程
目标=指令扩展 · 自定义CSR · 协处理器接口
软核定制方法流程
17
自定义指令扩展实战
目标=RISC-V自定义指令编码规范 · 工具链修改 · 编译器内建函数
自定义指令扩展实…RISC-V
18
流水线性能分析与优化
目标=CPI计算 · 流水线深度权衡 · 关键路径分析
流水线性能分析优化
19
仿真验证平台搭建
目标=Testbench设计 · 参考模型 · 随机指令生成
仿真验证平台搭建Testbench
20
形式验证与断言检查
目标=SVA断言编写 · 属性检查 · 等价性验证
形式验证断言检查
21
FPGA原型验证与调试
目标=综合 · 布局布线 · 时序约束
FPGA原型验证
22
软件工具链与运行时支持
目标=GCC/LLVM后端适配 · 链接脚本 · 启动代码
软件工具链运行时支持
23
调试接口与片上调试
目标=JTAG调试 · RISC-V Debug Speci… · 调试模块集成
调试接口片上调试
24
常见流水线设计错误与调试案例
目标=数据冒险漏检 · 控制信号竞争 · 复位异常
常见流水线设计错…调试案例
25
综合项目一
目标=实现一个带前递和分支预测的五级… · 并通过CoreMark或Dhryst…
综合项目一目标=实现一个带…
26
综合项目二
目标=为软核添加自定义指令与协处理器 · 完成矩阵乘法或加密算法的硬件加速与性…
综合项目二目标=为软核添加…
27
综合项目三
目标=集成中断控制器与定时器 · 实现多任务调度或实时响应系统 · 并进行软硬件联合调试
综合项目三目标=集成
28
软核验证与测试方法论
目标=单元测试 · 集成测试 · 系统测试
软核验证测试方法论
29
开源RISC-V软核案例分析
目标=Rocket Chip · BOOM · PicoRV32
RISC-V开源
30
课程总结与进阶方向
目标=知识体系回顾 · 工程经验提炼 · RISC-V生态发展趋势
课程总结进阶方向