VIP19
本课程属于：047-RISC-V仿真与原型开发 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA时序约束与RISC-V软核定制工程实战

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与学习路径
目标=FPGA设计流程概览 · 时序约束与RISC-V软核定制的工程… · 课程目标与知识地图
课程导入学习路径
02
FPGA基础与开发环境搭建
目标=主流FPGA架构 · 厂商工具链（Vivado/Quart… · 仿真与综合工具
FPGA开发环境搭建
03
时序分析基础
目标=建立时间 · 保持时间 · 时钟偏斜
时序分析基础目标=建立时间
04
时钟约束与时钟网络
目标=主时钟 · 生成时钟 · 时钟组
时钟约束时钟网络
05
输入输出延迟约束
目标=输入延迟 · 输出延迟 · 系统同步接口
输入输出延迟约束目标=输入延迟
06
时序例外约束
目标=多周期路径 · 伪路径 · 最大最小延迟
时序例外约束目标=多周期路径
07
时序收敛方法与流程
目标=时序驱动综合 · 布局布线策略 · 流水线设计
时序收敛方法流程
08
跨时钟域与异步设计
目标=CDC基本概念 · 同步器设计 · 异步FIFO
跨时钟域异步设计
09
RISC-V架构与指令集基础
目标=RISC-V设计哲学 · 模块化指令集 · 寄存器组织
RISC-V架构
10
RISC-V软核选型与评估
目标=常见开源核（如PicoRV32 · VexRiscv · Rocket）对比
RISC-V软核选型
11
软核定制流程与工具链
目标=RTL配置参数 · 生成脚本 · 仿真验证环境
软核定制流程工具链
12
总线与存储子系统定制
目标=AXI4 · Wishbone · AHB总线协议
总线存储子系统定制
13
外设与中断控制器定制
目标=GPIO · UART · SPI
外设断控制器定制
14
软核时序约束实战
目标=为RISC-V核编写时钟约束 · IO约束 · 时序例外
软核时序约束实战RISC-V
15
软核功能验证与仿真
目标=测试平台搭建 · 指令级测试 · 随机测试
软核功能验证仿真
16
软核性能评估与优化
目标=CPI分析 · 关键路径识别 · 流水线深度调整
软核性能评估优化
17
软硬件协同设计
目标=Boot ROM · 链接脚本 · 启动流程
软硬件协同设计Boot
18
基于RISC-V的SoC集成实战
目标=集成CPU核 · 总线 · 存储器
RISC-VSoC
19
时序约束与软核协同优化
目标=根据软核时序报告调整约束 · 优化关键路径 · 平衡面积与频率
时序约束软核协同优化
20
上板调试与问题定位
目标=JTAG调试 · ILA/VIO使用 · 时序违例定位
上板调试问题定位
21
常见时序问题与解决方案
目标=建立/保持违例 · 跨时钟域亚稳态 · 时钟域交叉
常见时序问题解决方案
22
常见软核定制问题与解决方案
目标=指令集扩展 · 总线挂死 · 中断丢失
常见软核定制问题解决方案
23
综合项目一
目标=定制RISC-V软核并实现定时… · 完成约束 · 综合
综合项目一RISC-V
24
综合项目二
目标=基于RISC-V软核的UART… · 包含中断驱动收发 · 时序约束与性能评估
综合项目二RISC-V
25
综合项目三
目标=RISC-V软核与自定义加速器… · 通过AXI总线互联 · 完成时序收敛与软硬件协同验证
综合项目三RISC-V
26
高级时序约束技巧
目标=多周期路径精确建模 · 伪路径安全设置 · 时钟域交叉约束
高级时序约束技巧目标=多周期路径…
27
高级软核定制技巧
目标=自定义指令 · 紧耦合存储器 · 调试模块
高级软核定制技巧目标=自定义指令
28
工程化实践与版本管理
目标=代码规范 · 约束文件管理 · 脚本自动化
工程化实践版本管理
29
课程总结与知识体系梳理
目标=时序约束方法论 · RISC-V软核定制流程 · 常见陷阱与最佳实践
课程总结知识体系梳理
30
扩展学习与前沿趋势
目标=RISC-V生态发展 · 高性能软核 · 异构计算
扩展学习前沿趋势