4、设计规则检查（DRC）核心：DRC规则文件解读、常见射频DRC规则（金属密度、间距、天线效应）及检查方法

设计规则检查（Design Rule Check, DRC）是射频芯片版图sign-off流程中不可或缺的第一道物理验证关卡。与数字芯片相比，射频芯片对寄生参数、电流密度、金属层叠结构以及特殊器件（如电感、电容、巴伦）的物理实现有着更为严苛的要求。DRC不仅是检查“画得对不对”，更是确保“流片后能不能用”的基础保障。本章将深入解读DRC规则文件的构成与层级，剖析射频设计中高频出现的金属密度、间距及天线效应规则，并给出系统的检查方法与实战排障思路。

上图展示了射频DRC检查的整体框架：从Foundry提供的规则文件出发，经过解析分层，执行检查，最终输出报告并指导修复。射频版图的DRC检查并非简单的“跑一遍规则”，而是需要设计者深入理解每条规则背后的物理意义和工艺限制，尤其是针对电感、传输线、电容等射频器件，往往需要额外的“射频增强规则”或“自定义检查”。

4.1 DRC规则文件的解读与层级结构

核心原理：DRC规则文件通常由Foundry以标准验证规则格式（SVRF）或TCL脚本形式提供，主流工具为Calibre、PVS或ICV。规则文件定义了版图中几何图形之间必须满足的尺寸、间距、面积、密度等约束。射频芯片的规则文件通常分为基础层定义、金属互连规则、过孔/接触孔规则、特殊器件规则（如电感、MIM电容、变容管）以及密度/天线/ESD等可靠性规则。

判断方法或操作流程：解读规则文件时，建议按以下步骤进行：

1. 识别层映射（Layer Mapping）：确认版图设计中的GDS层号与规则文件中的层名一一对应，避免因层号错位导致大量误报。
2. 区分“硬规则”与“软规则”：硬规则（如最小宽度、最小间距）违反即流片失败；软规则（如密度梯度、天线比）可能通过waiver或特殊工艺步骤缓解。
3. 关注射频特殊规则：例如顶层厚金属（通常为2μm~4μm）的最小宽度和间距，电感下方禁止有源区或dummy填充的限制，以及射频信号线两侧需要的地屏蔽间距要求。
4. 版本管理：确认使用的规则文件版本与PDK版本、工艺节点完全匹配，并记录在sign-off报告中。

规则类别	典型检查项	射频设计关注点
基础几何规则	最小宽度、最小间距、最小面积	电感走线宽度、差分线间距
金属层叠规则	层间对准、金属覆盖、过孔包边	厚金属与薄金属的连接可靠性
密度规则	窗口密度、全局密度、梯度	电感区域dummy排除、射频模块密度均匀性
天线效应规则	天线比、累积面积、跳层检查	栅极连接保护、长距离射频走线
ESD/Latch-up规则	电源地间距、保护环完整性	射频IO与内部电路隔离

4.2 金属密度规则：射频版图的“均匀性”挑战

核心原理：金属密度规则是为了保证化学机械抛光（CMP）工艺的均匀性，防止金属厚度差异过大导致电阻、电容漂移。规则通常要求每层金属在特定窗口（如100μm×100μm或200μm×200μm）内的密度处于一个范围（如20%~80%），同时相邻窗口的密度梯度不能超过一定值（如10%/50μm）。对于射频芯片，电感、传输线等结构往往造成局部金属密度极低或极高，而CMP的不均匀会直接影响电感Q值和传输线阻抗。

判断方法或操作流程：密度检查通常分三步：

• 全局密度检查：检查整层金属的平均密度是否在工艺窗口内。
• 局部窗口密度检查：以滑动窗口扫描版图，找出密度超标区域。
• 密度梯度检查：计算相邻窗口的密度变化率，防止突变。

针对射频模块，常见的处理策略是“区域化dummy管理”。即在电感、敏感模拟电路周围设定“dummy排除区”（Keep-out Zone），在远离敏感电路的区域进行dummy填充。填充的dummy金属块必须符合最小尺寸和间距规则，且最好采用“网格状”或“条状”结构以减少涡流损耗。

4.3 金属间距规则：射频信号完整性的第一道防线

核心原理：金属间距规则不仅关乎工艺良率，更直接影响射频信号的串扰、耦合和阻抗控制。对于射频芯片，间距规则通常分为三类：工艺最小间距（由光刻和刻蚀能力决定）、电学间距（由击穿电压和漏电要求决定）、射频耦合间距（由信号隔离度要求决定）。例如，一条50Ω微带线的信号线与两侧地线之间的距离，往往需要远大于工艺最小间距，以抑制边缘场耦合。

判断方法或操作流程：在DRC检查中，间距规则通常以“同层间距”和“异层间距”两种形式出现。射频设计者需要额外关注以下几点：

• 敏感信号隔离：VCO输出、PA输出等大信号走线，与VCO控制电压、参考时钟等敏感小信号走线之间，应设置额外的间距约束（如间距≥3μm或加屏蔽地）。
• 差分信号间距：差分对的内部间距决定了差分阻抗，外部间距决定了共模抑制，DRC规则中应体现为“组内间距”和“组间间距”两种不同约束。
• 宽金属转角间距：射频走线常采用45°或圆弧转角，转角处金属宽度变化会导致间距规则检查的“伪错误”，需要正确设置“转角豁免区”或使用“宽金属间距规则”。

// 示例：Calibre SVRF中自定义射频间距规则
// 要求：M6层上，属于NET_RF_SENSITIVE的走线与任何其他走线间距 ≥ 2.5μm
RF_SENSITIVE_LAYER = LAYER M6 AND NET "RF_SENSITIVE"
OTHER_M6 = LAYER M6 AND NOT NET "RF_SENSITIVE"
RF_SPACING_1 { @ RF sensitive spacing
    EXTERNAL RF_SENSITIVE_LAYER OTHER_M6 < 2.5 ABUT < 90
}

4.4 天线效应规则：射频长走线的“隐形杀手”

核心原理：天线效应（Antenna Effect）是指在等离子体刻蚀过程中，金属走线像“天线”一样收集电荷，导致与其相连的栅氧化层被击穿。规则通常用“天线比”来衡量：即金属面积与栅极面积的比值。对于射频芯片，由于存在大量长距离的顶层金属走线（如从PA输出到焊盘），天线效应风险尤为突出。此外，射频芯片中大量使用厚金属，其收集电荷的能力更强。

判断方法或操作流程：天线效应检查通常按以下流程进行：

1. 计算天线比：对每条金属走线，计算其暴露面积与所连接栅极面积的比值。
2. 累积面积检查：考虑多层金属通过过孔连接时的累积天线面积。
3. 跳层检查：检查是否通过“跳层”（即从金属M6跳到M4再跳到M6）来断开天线。
4. 保护二极管检查：确认靠近栅极处是否放置了反偏二极管作为泄放路径。

在射频版图中，天线效应的修复往往与射频性能相矛盾。例如，在长走线中间插入“跳层”过孔会增加寄生电阻和电感，影响阻抗匹配。因此，射频设计者通常优先采用“栅极侧保护二极管”策略，而非跳层。

修复策略	优点	缺点	射频适用性
跳层（更换金属层）	彻底断开天线	增加过孔电阻、电感	不适用于高频匹配网络
栅极保护二极管	不影响主信号路径	增加结电容	适用于低频控制线、偏置线
金属面积削减	从源头降低电荷收集	增加电阻、降低载流能力	适用于电流较小的走线
waiver申请	节省面积和性能	需Foundry批准，有风险	仅限非关键节点

4.5 射频DRC检查方法与常见误区

检查方法：完整的射频DRC检查应分为三个层次：单元级检查（对每个标准单元或IP进行单独检查）、模块级检查（对LNA、PA、VCO等射频模块进行带上下文检查）、芯片级检查（全芯片拼接后检查，包括dummy填充、电源网络、密封环等）。建议在版图设计早期就进行“增量式DRC”，而非等到全部画完再跑，否则错误堆积会极大增加修复成本。

常见误区总结：

• 误区一：认为DRC错误只要“数量清零”即可。实际上，射频芯片中某些DRC错误是“故意”的，例如为了性能而放宽间距，此时需要提交正式的waiver申请并附上仿真验证数据。
• 误区二：忽略“密度规则”与“天线规则”的交互。例如，为了满足密度要求而填充的dummy金属，如果连接到地网络，可能会成为额外的“天线”，加剧天线效应。
• 误区三：在射频模块内部使用自动dummy填充工具。自动工具无法理解电感磁场分布，可能在电感正下方填充金属块，导致涡流损耗剧增。射频模块的dummy必须手动或使用“磁性感知”工具进行。
• 误区四：不区分“DRC清洁”与“可靠性清洁”。DRC清洁只代表满足几何规则，但电迁移（EM）、自热效应（Self-Heating）等可靠性检查通常需要额外的规则文件或仿真验证。