首页
›
射频微波与通信硬件
›
018-RFIC版图寄生与验证
›
《射频芯片版图验证报告与sign-off检查表》
VIP20
本课程属于:018-RFIC版图寄生与验证
射频微波与通信硬件 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
射频芯片版图验证报告与sign-off检查表
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
射频芯片版图验证与sign-off的… · 学习目标 · 课程框架与职业价值
课程导入
sign-off
02
射频芯片版图基础
射频电路特性 · 版图层次结构 · 关键物理效应(寄生
射频芯片版图基础
射频电路特性
03
版图验证流程总览
从设计规则检查(DRC) · 版图电路一致性检查(LVS)到电学规…
版图验证流程总览
DRC
04
设计规则检查(DRC)核心
DRC规则文件解读 · 常见射频DRC规则(金属密度 · 间距
DRC
设计规则检查
05
版图电路一致性检查(LVS)核心
LVS原理 · 器件识别 · 连线比对
LVS
版图电路一致性检…
06
电学规则检查(ERC)与可靠性检查
ERC规则 · ESD/Latch-up检查 · 天线效应检查及射频特定电学验证
ERC
电学规则检查
07
射频版图寄生参数提取(PEX)
寄生电容 · 电感 · 电阻提取原理
PEX
射频版图寄生参数…
08
射频版图验证工具链
主流EDA工具(Calibre · Assura · PVS等)的配置
射频版图验证工具…
EDA
09
版图验证报告的结构与撰写
报告章节划分 · 内容要素 · 数据呈现方式与结论表述
版图验证报告的结…
撰写
10
sign-off检查表的设计原则
检查表的作用 · 分类 · 颗粒度
sign-off
检查表的设计原则
11
射频版图sign-off检查表内容详解(上)
物理验证类检查项(DRC/LVS/E…
sign-off
射频版图
12
射频版图sign-off检查表内容详解(下)
电学性能类检查项(PEX · 频率特性 · 阻抗匹配)与可靠性检查项
sign-off
射频版图
13
射频版图验证中的典型问题与案例分析
常见DRC/LVS/PEX错误案例 · 根因分析与修复方法
射频版图验证
典型问题
14
射频版图验证与仿真协同
如何将版图验证结果反馈到电路仿真 · 进行后仿真与迭代优化
射频版图验证
仿真协同
15
工艺角与温度角对版图验证的影响
不同工艺角下的规则变化 · 验证策略与sign-off考量
工艺角
温度角对版图验证…
16
射频版图验证的自动化与脚本化
使用Skill · Python等脚本实现验证流程自动化 · 报告生成与检查表管理
射频版图验证的自…
脚本化
17
版图验证报告与sign-off检查表的版本管理
版本控制 · 变更记录 · 审批流程与团队协作
sign-off
版图验证报告
18
射频版图sign-off的评审流程
评审会议组织 · 检查表逐项确认 · 风险登记与签字放行
sign-off
射频版图
19
案例实战(一)
低噪声放大器(LNA)版图验证报告撰…
案例实战
LNA
20
案例实战(二)
功率放大器(PA)版图验证报告撰写与…
案例实战
PA
21
案例实战(三)
混频器版图验证报告撰写与sign-o…
案例实战
sign-o
22
案例实战(四)
压控振荡器(VCO)版图验证报告撰写…
案例实战
VCO
23
射频版图验证中的特殊结构处理
电感 · 变压器 · 传输线
射频版图验证
特殊结构处理
24
射频版图验证与封装、测试的衔接
封装寄生 · 测试结构版图验证及sign-off注…
射频版图验证
封装
25
常见问题与误区
射频版图验证中的常见错误认知 · 时间管理误区 · 资源优化技巧
常见问题
误区
26
sign-off检查表的定制化
根据工艺 · 设计类型 · 客户要求定制检查表的方法
sign-off
检查表的定制化
27
射频版图验证报告的质量评估
报告完整性 · 准确性 · 可读性评估标准与改进方法
射频版图验证报告…
报告完整性
28
综合实战项目
从给定射频电路版图出发 · 完成验证 · 撰写报告
综合实战项目
从给定射频电路版…
29
课程总结与知识体系梳理
核心知识点回顾 · 技能树构建 · 常见考点与面试准备
课程总结
知识体系梳理
30
进阶学习路径与行业展望
射频版图验证新技术(AI辅助验证 · 云验证) · 职业发展建议与持续学习资源
进阶学习路径
行业展望
所属VIP或分类
同VIP:RFIC收发链路版图隔离度与耦合路径分析
同VIP:RFIC片上电感Q值、SRF与版图参数优化
同VIP:RFIC版图中差分结构对称性与幅相误差分析