3、CP测试详解：CP测试目的、探针卡原理、CP测试流程、常见CP测试项目

3.1 CP测试的核心目的

CP（Chip Probing，芯片探针）测试是在晶圆划片封装之前，使用探针卡对晶圆上每一颗Die（裸片）进行的电性能测试。其核心目的可归纳为以下四点：

• 早期筛选（Screen）：在封装成本投入前，剔除因工艺缺陷导致的失效Die，避免将坏品流入封装环节，从而节省封装与测试成本。
• 良率监控（Monitor）：通过CP测试的Bin分布（Pass/Fail分类）和参数分布，实时反馈前道工艺（如光刻、刻蚀、薄膜沉积）的稳定性与偏移。
• 参数分档（Binning）：根据CP测试中的关键参数（如工作电流、频率、阈值电压）对Die进行等级划分，为后续FT测试或直接出货提供依据。
• 修复与冗余（Repair）：对于包含冗余电路（如存储器、FPGA）的芯片，CP测试可识别失效单元并触发激光修复或熔丝编程，提升最终良率。

3.2 探针卡原理与结构

探针卡（Probe Card）是CP测试中连接测试机（Tester）与晶圆Pad（焊盘）的精密接口。其基本原理是通过精密的探针（Probe Needle）与晶圆上的铝/铜Pad形成稳定的电气接触，将测试信号从测试机传输至Die内部电路。

3.2.1 探针卡的主要类型

3.2.2 探针卡工作原理示意图

下图展示了垂直式探针卡在CP测试中的基本信号路径：测试机通过PCB板将信号传输至探针卡上的空间转换器（Space Transformer），再经由垂直探针直接接触晶圆Pad，完成信号注入与采集。

3.3 CP测试标准流程

一个完整的CP测试流程通常包含以下六个步骤，每一步都直接影响测试数据的准确性与重复性。

1. 晶圆装载与对准（Loading & Alignment）：将晶圆从FOUP（前开式晶圆传送盒）中取出，放置在探针台（Prober）的卡盘（Chuck）上。通过光学对准系统，将晶圆上的第一颗Die的Pad与探针卡上的探针精确对齐。
2. 接触与过驱动（Contact & Overdrive）：探针台控制卡盘上升，使晶圆Pad接触探针。继续上升一定距离（过驱动量，通常为50~100μm），确保探针在Pad表面形成稳定且低电阻的接触。
3. 并行测试执行（Parallel Test Execution）：测试机同时向多颗Die施加测试向量（Pattern）和电压/电流激励。现代ATE（自动测试设备）可同时测试32、64甚至128颗Die，大幅提升测试吞吐量。
4. 参数测量与判定（Measurement & Judgment）：测试机采集Die的响应信号，与设定的上下限规格（Spec）进行比较。判定结果通常分为多个Bin：Bin1（Pass）、Bin2~BinN（不同Fail类别）。
5. 结果记录与打点（Data Logging & Inking）：将每颗Die的测试结果（Pass/Fail、参数值）记录到晶圆图（Wafer Map）文件中。传统工艺使用墨水在Fail Die上打点标记，现代工艺多使用电子晶圆图（E-Map）传递至后道工序。
6. 退针与卸载（Retract & Unload）：卡盘下降，探针与Pad分离。晶圆被传送回FOUP，等待下一片晶圆的测试或进入下一道工序。

3.3.1 CP测试流程SVG图

3.4 常见CP测试项目

CP测试项目根据芯片类型（逻辑、存储、模拟、射频）差异很大，但以下项目是绝大多数芯片CP测试的通用基础项。

3.4.1 接触测试（Contact Test）详解

接触测试是CP测试中第一个执行的测试项，也是最重要的“门禁”测试。其基本原理是：测试机通过探针对每个Pad施加一个较小的电流（通常为100μA~1mA），然后测量该Pad到地（或电源）之间的电压降，从而计算出接触电阻。

// 接触测试伪代码示例
// 假设测试机通道 CH1 连接 VDD Pad，CH2 连接 GND Pad
Force_Current(CH1, 500e-6);  // 施加 500μA 电流
Measure_Voltage(CH1, V_meas); // 测量电压
R_contact = V_meas / 500e-6;  // 计算接触电阻

if (R_contact > 10.0) {      // 设定上限为 10Ω
    Set_Bin(FAIL_CONTACT);    // 判定为接触失效
} else {
    Set_Bin(PASS_CONTINUE);   // 通过，继续后续测试
}

3.5 CP测试数据与FT良率的联动

CP测试产生的参数数据（如IDD、Vt、Fmax）是预测FT良率的重要输入。通过建立CP参数与FT测试结果之间的统计模型，可以实现早期预警和工艺调整。

• 参数相关性分析：例如，CP测试中IDD（静态漏电流）偏高的Die，在FT测试中往往更容易出现高温失效或老化测试失败。
• Bin-to-Bin映射：将CP测试的Bin分类与FT测试的Bin分类进行交叉比对，识别出哪些CP Bin的Die在FT中良率显著偏低，从而优化CP测试的筛选标准。
• 晶圆图叠加分析：将CP测试的失效晶圆图与FT测试的失效晶圆图进行空间叠加，定位系统性失效区域（如晶圆边缘、特定曝光场）。