2. 半导体测试基础：晶圆制造流程、芯片测试阶段划分、CP测试与FT测试的定位与区别
2.1 晶圆制造流程概览
半导体芯片从设计到成品，经历了一个极其精密且复杂的制造过程。理解晶圆制造的核心流程，是掌握后续测试环节的前提。下图展示了从硅片到封装芯片的五大关键阶段：
关键认知： 测试不是制造流程的终点，而是贯穿于制造过程中的质量监控与数据采集环节。CP测试与FT测试分别位于封装前后，承担着不同的筛选与数据采集任务。
2.2 芯片测试阶段划分
芯片测试按照产品生命周期和测试介入点，通常划分为以下四个主要阶段：
| 测试阶段 | 测试对象 | 测试环境 | 主要目的 |
|---|---|---|---|
| WAT (Wafer Acceptance Test) | 晶圆上的测试结构（PCM） | 晶圆厂内，探针台 | 监控工艺参数（Vt、Rs、Cox等），判断工艺是否稳定 |
| CP (Chip Probing) | 晶圆上的每颗裸片（Die） | 晶圆厂或测试厂，探针台 | 筛选功能与DC参数，降低封装成本，提供良率数据 |
| FT (Final Test) | 封装后的芯片 | 测试厂，分选机+测试机 | 验证封装后功能、AC/DC参数，保证出货质量 |
| SLT (System Level Test) | 封装后的芯片 | 系统级测试板 | 模拟真实应用场景，捕获系统级失效 |
课程聚焦： 本课程《CP参数与FT良率联动分析框架》的核心研究对象是 CP测试 与 FT测试 两个阶段的数据关联。WAT和SLT作为辅助数据源，在特定分析场景下也会被引入。
2.3 CP测试：晶圆探针测试
CP测试（Chip Probing），又称晶圆测试或中测，是在晶圆完成所有前道工艺后、划片封装之前进行的电性测试。测试机通过探针卡（Probe Card）上的探针，同时接触晶圆上所有芯片的焊盘（Pad），完成电信号输入与输出采集。
2.3.1 CP测试的核心定位
- 早期筛选： 在封装成本投入之前，剔除因工艺缺陷导致的失效芯片（如短路、开路、漏电过大）。
- 参数监控： 采集每颗芯片的DC参数（如静态电流IDDQ、输入漏电流IIL/IIH、输出电压VOL/VOH），用于工艺良率监控。
- 修调（Trim/Repair）： 对芯片内部的模拟参数（如基准电压、振荡器频率）进行激光修调或熔丝修调，使其满足规格。
- 良率统计： 生成晶圆良率分布图（Bin Map），直观反映工艺缺陷的分布规律。
2.3.2 CP测试的典型流程
- 晶圆装载： 将晶圆放置在探针台的卡盘（Chuck）上，通过真空吸附固定。
- 对准（Alignment）： 通过光学对准系统，将探针卡与晶圆上的芯片焊盘精确对齐。
- 接触（Contact）： 探针台上升，使探针与焊盘接触，形成电气连接。
- 测试执行： 测试机按照测试程序，依次对每颗芯片施加激励并测量响应。
- 结果判定： 根据测试限值，将芯片判定为Pass（良品）、Fail（不良品）或需要修调。
- 打点（Ink/Map）： 对不良品进行墨点标记或记录坐标，供后续划片时剔除。
2.4 FT测试：最终测试
FT测试（Final Test），又称成测或终测，是在芯片完成封装之后进行的全面电性测试。封装后的芯片被放置在分选机（Handler）的测试座（Socket）中，由测试机完成所有功能与参数测试。
2.4.1 FT测试的核心定位
- 封装质量验证： 确认封装过程（如键合、塑封）未引入新的缺陷（如焊线断开、塑封裂纹）。
- 全参数测试： 执行完整的AC（交流）参数测试（如建立时间、保持时间、传输延迟）和功能测试（如扫描链、BIST）。
- 温度特性测试： 在多个温度点（如-40°C、25°C、125°C）下测试，验证芯片在全温范围内的性能。
- 分档（Binning）： 根据测试结果，将芯片分为不同速度等级或性能等级，实现价值最大化。
2.4.2 FT测试的典型流程
- 上料（Loading）： 将封装好的芯片倒入分选机的振动盘或料管中。
- 定位与接触： 分选机将芯片逐个放入测试座，通过压头使芯片引脚与测试座接触。
- 温度控制： 分选机通过温控系统，将芯片加热或冷却到目标测试温度。
- 测试执行： 测试机运行完整的FT测试程序，包括DC测试、AC测试、功能测试。
- 结果分选： 根据测试结果，分选机将芯片自动放入对应的料管或托盘（Pass Bin、Fail Bin、Speed Bin等）。
2.5 CP测试与FT测试的核心区别
CP测试与FT测试虽然都是电性测试，但在测试对象、测试条件、测试覆盖率和数据用途上存在显著差异。下表从多个维度进行对比：
| 对比维度 | CP测试 | FT测试 |
|---|---|---|
| 测试对象 | 晶圆上的裸片（Die） | 封装后的芯片（Package） |
| 测试设备 | 探针台（Prober）+ 测试机（Tester） | 分选机（Handler）+ 测试机（Tester） |
| 接触方式 | 探针卡（Probe Card）接触焊盘 | 测试座（Socket）接触引脚 |
| 测试温度 | 通常为室温（25°C），部分有高温选项 | 多温度点（-40°C / 25°C / 125°C） |
| 测试覆盖率 | 以DC参数和基本功能为主 | 全参数（DC + AC + 功能 + 系统级） |
| 测试速度 | 相对较慢（受限于探针接触与对准时间） | 相对较快（分选机自动化程度高） |
| 主要目的 | 早期筛选、工艺监控、降低封装成本 | 出货质量保证、性能分档、封装验证 |
| 数据用途 | 晶圆良率分析、工艺缺陷定位 | 最终良率统计、客户报告、可靠性评估 |
常见误区： 不要认为FT测试可以完全替代CP测试。CP测试在封装前剔除了大量早期失效芯片，如果跳过CP测试，封装成本将浪费在已知不良的芯片上，导致整体成本急剧上升。两者是互补关系，而非替代关系。
2.6 CP与FT的联动关系：数据桥梁
CP测试与FT测试的数据并非孤立存在。通过芯片的唯一标识（如晶圆ID + 芯片坐标），可以将CP测试的每颗芯片参数与FT测试的最终结果进行一一映射。这种联动关系是《CP参数与FT良率联动分析框架》的数据基础。
2.7 本章小结
- 晶圆制造流程包含 晶圆制造 → 晶圆加工 → CP测试 → 封装 → FT测试 五大核心环节。
- 芯片测试分为WAT、CP、FT、SLT四个阶段，其中 CP与FT 是本课程的核心研究对象。
- CP测试在封装前进行 早期筛选与参数监控，FT测试在封装后进行 全参数验证与质量保证。
- CP与FT通过芯片唯一标识实现 数据联动，为后续的良率分析与参数优化提供数据桥梁。