3. 良率定义与分类：晶圆良率、封装良率、测试良率、最终良率

在NAND闪存产品的良率爬坡工程中，良率并非单一指标，而是贯穿从晶圆制造到最终出货全流程的多维度度量体系。不同阶段的良率定义、计算方法和影响因素各不相同，只有准确理解并分层管控，才能精准定位良率损失环节，制定有效的改善措施。

3.1 良率体系总览

NAND闪存产品的良率通常分为四个核心层级：晶圆良率（Die Yield）、封装良率（Assembly Yield）、测试良率（Test Yield）和最终良率（Final Yield）。它们之间存在明确的递进关系，前一阶段的良率直接影响后一阶段的投入产出。

3.2 晶圆良率（Die Yield）

晶圆良率是良率爬坡的起点，也是最核心的工程指标。它定义为晶圆上合格芯片（Good Die）数量与晶圆上总芯片（Total Die）数量的比值。晶圆良率直接受工艺缺陷密度、光刻对准精度、薄膜均匀性、刻蚀形貌等因素影响。

在NAND闪存制造中，晶圆良率的计算公式通常为：

Die Yield = (Good Die Count) / (Total Die Count on Wafer) × 100%

其中，Good Die Count 需要通过晶圆级电性测试（Wafer Sort / CP测试）判定。常见的晶圆良率损失原因包括：

• 随机缺陷：颗粒污染、晶体缺陷导致的存储单元失效。
• 系统缺陷：光刻套刻偏差、关键尺寸（CD）不均匀、膜厚异常。
• 边缘效应：晶圆边缘区域因工艺均匀性差导致的良率偏低。
• 划伤与崩边：晶圆搬运、研磨过程中产生的机械损伤。

3.3 封装良率（Assembly Yield）

封装良率衡量的是从晶圆切割（Dicing）到封装成型（Molding）过程中，合格封装器件的产出比例。NAND闪存通常采用BGA（Ball Grid Array）或LGA（Land Grid Array）封装形式，封装良率受以下因素影响：

• 切割损伤：刀片切割导致的芯片边缘裂纹、崩角。
• 贴片偏移：Die Attach过程中芯片位置偏差超出规格。
• 焊线不良：金线或铜线焊接拉力不足、球径异常、短路/断路。
• 塑封缺陷：气孔、分层、溢料、翘曲。
• 锡球缺陷：球径不均、虚焊、桥接。

封装良率的计算公式为：

Assembly Yield = (Good Assembly Count) / (Total Input Die Count) × 100%

3.4 测试良率（Test Yield）

测试良率是指封装后的器件在最终测试（Final Test / FT）环节中，通过所有测试项目的比例。NAND闪存的测试项目包括：

测试良率的计算公式为：

Test Yield = (Pass Test Count) / (Total Test Input Count) × 100%

3.5 最终良率（Final Yield）

最终良率是衡量从晶圆投入到合格成品出货全流程的综合产出效率指标。它反映了整个制造链的良率水平，是工厂运营效率的核心KPI。

最终良率的计算公式为：

Final Yield = (Final Good Units Shipped) / (Equivalent Wafer Start Die Count) × 100%

其中，Equivalent Wafer Start Die Count 是将投入晶圆数量按每片晶圆的总芯片数折算后的等效芯片总数。

最终良率与各阶段良率的关系为：

Final Yield = Die Yield × Assembly Yield × Test Yield × (1 - Scrap Rate)

其中，Scrap Rate 为各环节的报废率。

3.6 良率分类对比总结

下表对四种良率的定义、关注焦点和典型范围进行了对比总结，便于工程人员快速查阅：