4、有源区定义：FinFET鳍片（Fin）刻蚀工艺 vs GAA纳米片/纳米线叠层外延与定义
有源区定义是器件制造中决定沟道几何形状与电学性能的关键步骤。FinFET与GAA器件在此步骤中采用了截然不同的技术路径：FinFET依赖自上而下的鳍片刻蚀，而GAA则依赖自下而上的叠层外延与选择性释放。本章将深入对比这两种工艺的核心原理、关键参数与制造挑战。
核心差异速览： FinFET通过刻蚀体硅形成垂直鳍片，沟道宽度由鳍片高度决定；GAA通过外延Si/SiGe超晶格叠层，再选择性去除SiGe层释放纳米片/纳米线，沟道厚度由外延层精度控制。
4.1 FinFET鳍片刻蚀工艺
FinFET的鳍片定义通常采用自对准双重图案化（SADP）或四重图案化（SAQP）结合各向异性干法刻蚀实现。核心流程包括：
- 硬掩模沉积与图案化： 在SOI或体硅衬底上沉积SiO₂/Si₃N₄硬掩模层，通过光刻与刻蚀定义鳍片宽度（CD）。
- 硅鳍片刻蚀： 使用HBr/Cl₂/O₂基等离子体进行各向异性刻蚀，形成高深宽比的垂直鳍片。
- 鳍片表面修整： 采用热氧化或湿法腐蚀去除刻蚀损伤层，圆化鳍片顶部尖角以降低栅极泄漏。
- 浅槽隔离（STI）填充： 沉积高密度等离子体氧化物（HDP）填充鳍片间隙，再通过CMP回刻暴露鳍片顶部。
工艺窗口提示： 鳍片高度（Hfin）直接决定有效沟道宽度（Weff = 2 × Hfin + Wfin）。对于7nm节点，典型鳍片高度为40-50nm，宽度为6-8nm，深宽比超过6:1，刻蚀均匀性控制极为关键。
4.2 GAA纳米片/纳米线叠层外延与定义
GAA器件的有源区定义采用自下而上的构建策略，核心在于超晶格叠层外延与选择性释放：
- Si/SiGe超晶格外延： 在硅衬底上交替外延生长Si沟道层与SiGe牺牲层，每层厚度精确控制在5-15nm。
- 鳍状堆叠刻蚀： 使用与FinFET类似的刻蚀工艺，将超晶格叠层刻蚀成垂直的鳍状堆叠结构。
- 源漏区域外延： 在鳍状堆叠两端选择性外延SiGe或SiP形成源漏，同时包裹纳米片端部。
- 牺牲层选择性释放： 采用湿法腐蚀（如HCl气相腐蚀或CH₃COOH/H₂O₂/HF混合液）选择性去除SiGe牺牲层，释放Si纳米片/纳米线。
关键挑战： Si/SiGe外延的界面质量与厚度均匀性直接决定纳米片厚度一致性。SiGe牺牲层的横向刻蚀速率必须精确控制，以避免损伤Si沟道层或造成悬空结构坍塌。
4.3 关键工艺参数对比
| 工艺参数 | FinFET 鳍片刻蚀 | GAA 纳米片叠层外延 |
|---|---|---|
| 沟道厚度控制 | 由刻蚀精度决定，受负载效应影响 | 由外延生长精度决定，原子层级别可控 |
| 沟道宽度定义 | Weff = 2×Hfin + Wfin | Wsheet = 纳米片宽度（光刻定义） |
| 关键尺寸（CD） | 6-8 nm（7nm节点） | 5-10 nm（纳米片厚度） |
| 深宽比 | > 6:1，刻蚀挑战大 | 中等（~3:1），刻蚀相对容易 |
| 均匀性控制 | 晶圆内刻蚀速率差异需< 5% | 外延层厚度均匀性需< 3% |
| 缺陷类型 | 刻蚀损伤、侧壁粗糙、微沟槽 | 外延位错、SiGe/Si界面失配、释放残留 |
| 工艺复杂度 | 中等（依赖多重图案化） | 高（外延+选择性释放） |
4.4 工艺挑战与解决方案
FinFET 刻蚀挑战：
- 微沟槽效应： 高能离子在鳍片底部造成非均匀刻蚀 → 优化偏压功率与气体比例（如增加O₂含量钝化侧壁）。
- 鳍片倾斜与弯曲： 高深宽比导致机械稳定性下降 → 采用多步刻蚀与侧壁钝化循环（Bosch工艺变体）。
- 刻蚀损伤层： 等离子体轰击造成表面晶格损伤 → 后续热氧化+HF腐蚀去除损伤层。
GAA 外延与释放挑战：
- SiGe 临界厚度： 超过临界厚度产生失配位错 → 控制SiGe层厚度在10nm以下，Ge组分逐步渐变。
- 选择性释放速率控制： 过快腐蚀导致Si纳米片损伤 → 使用HCl气相腐蚀（各向同性好，对Si选择性> 100:1）。
- 纳米片粘连（Stiction）： 释放后纳米片因表面张力坍塌 → 采用超临界CO₂干燥或冷冻干燥工艺。
4.5 工艺选择对器件性能的影响
有源区定义方式直接影响器件的关键电学参数：
- 短沟道效应控制： GAA纳米片由于全包围栅极结构，对短沟道效应的抑制能力优于FinFET，尤其当Lg < 10nm时优势显著。
- 驱动电流能力： FinFET的Weff受鳍片高度限制；GAA可通过堆叠多层纳米片（通常3-4层）线性增加有效沟道宽度，实现更高驱动电流。
- 寄生电容： FinFET鳍片顶部与栅极之间的寄生电容较大；GAA纳米片间距由牺牲层厚度精确控制，寄生电容更可控。
- 工艺集成复杂度： FinFET工艺成熟度高，但到3nm以下节点面临鳍片宽度缩小的物理极限；GAA工艺复杂度高，但为继续微缩提供了可行路径。
业界趋势： 台积电3nm（N3）仍采用FinFET架构，而三星3nm（SF3）已率先采用GAA（MBCFET）架构。英特尔将在20A节点转向RibbonFET（GAA变体）。有源区定义工艺的选择已成为节点代际划分的重要标志。