4. BSIM4模型新特性：应力效应、栅极漏电流、源/漏结耗尽、自热效应
BSIM4（Berkeley Short-channel IGFET Model 4）作为深亚微米/纳米级CMOS工艺的标准紧凑模型，在BSIM3的基础上引入了多项关键物理效应。本章聚焦于四个对先进工艺节点（≤ 65nm）器件特性影响显著的新特性：应力效应、栅极漏电流、源/漏结耗尽以及自热效应。理解这些效应的建模方法，是进行高精度SPICE仿真的基础。
4.1 应力效应（Stress Effect）建模
在先进CMOS工艺中，为提高载流子迁移率，通常会在沟道区域引入机械应力（如：源/漏区SiGe嵌入引入的压应力、应力衬垫引入的拉应力）。BSIM4通过几何依赖的迁移率修正模型来表征这一效应。
4.1.1 应力效应的物理机制
- 拉应力（Tensile Stress）： 主要提升NMOS电子迁移率，降低导带有效质量。
- 压应力（Compressive Stress）： 主要提升PMOS空穴迁移率，改变价带能带结构。
- 应力方向： 沟道长度方向（纵向）和宽度方向（横向）的应力分量对迁移率的影响不同。
4.1.2 BSIM4中的应力模型参数
BSIM4引入了SA、SB、SD等几何参数来描述应力源（如S/D区域）到沟道边缘的距离。模型通过以下核心参数调整迁移率：
| 参数 | 描述 | 典型影响 |
|---|---|---|
SA |
单边应力源到沟道边缘的距离 | SA越小，应力越强，迁移率变化越大 |
SB |
双边应力源到沟道边缘的距离 | 用于对称结构，影响饱和电流 |
SD |
应力源在宽度方向上的尺寸 | 影响窄沟道器件的应力分布 |
MULU0 |
应力引起的迁移率倍增因子 | 直接缩放零偏迁移率U0 |
4.2 栅极漏电流（Gate Leakage Current）建模
随着栅氧化层厚度减薄至1.2nm以下，直接隧穿电流成为不可忽略的组成部分。BSIM4提供了完整的栅极漏电流模型，包括栅-源、栅-漏、栅-衬底三个分量。
4.2.1 漏电流分量与模型参数
BSIM4将栅极漏电流分为三个主要部分，分别对应不同的偏置条件：
| 漏电流分量 | 物理机制 | 关键BSIM4参数 |
|---|---|---|
Igs (栅-源漏电) |
栅极与源区重叠区域的直接隧穿 | IGCMOD, IGC |
Igd (栅-漏漏电) |
栅极与漏区重叠区域的直接隧穿 | IGCMOD, IGC |
Igb (栅-衬底漏电) |
栅极与沟道/衬底之间的隧穿 | IGBMOD, IGB |
4.2.2 模型方程核心
栅极漏电流密度遵循直接隧穿模型，其核心表达式为：
Jg = A · (Vox / Tox)² · exp( -B · Tox · (1 - (Vox / Φb)^(3/2)) )其中，Vox为氧化层压降，Tox为等效氧化层厚度，Φb为势垒高度。BSIM4通过参数IGC和IGB分别缩放栅-沟道和栅-衬底的漏电流幅度。
4.3 源/漏结耗尽（Source/Drain Junction Depletion）建模
在纳米级器件中，源/漏结的耗尽区宽度与沟道长度可比拟，导致电荷共享效应和DIBL（漏致势垒降低）加剧。BSIM4通过改进的结耗尽模型来精确描述这一现象。
4.3.1 结耗尽电容模型
BSIM4使用分段平滑函数来描述结电容随偏压的变化，避免了传统模型在零偏附近的数值不连续问题。关键参数包括：
CJ：单位面积底部结电容（F/m²）CJSW：单位长度侧壁结电容（F/m）MJ：底部结梯度因子（通常0.3~0.5）MJSW：侧壁结梯度因子PB：底部结内建电势（V）PBSW：侧壁结内建电势（V）
4.3.2 结耗尽对阈值电压的影响
源/漏耗尽区会部分屏蔽栅极对沟道的控制，导致短沟道器件的阈值电压下降。BSIM4通过以下参数修正：
| 参数 | 作用 | 典型值范围 |
|---|---|---|
DVT0 |
短沟道阈值电压滚降系数 | 0.5 ~ 2.0 |
DVT1 |
衬底偏置对短沟道效应的调制 | 0.1 ~ 0.5 |
DVT2 |
窄沟道效应修正 | 0.0 ~ 0.1 |
4.4 自热效应（Self-Heating Effect）建模
在SOI（绝缘体上硅）器件以及大功率LDMOS器件中，由于埋氧层（BOX）的低热导率，沟道温度会显著升高，导致迁移率下降、阈值电压漂移。BSIM4引入了热阻网络模型来模拟自热效应。
4.4.1 自热效应的物理模型
BSIM4的自热模型基于以下热平衡方程：
P = Id · Vds = (Tdev - Tamb) / Rth其中，P为瞬时功耗，Tdev为器件结温，Tamb为环境温度，Rth为等效热阻。BSIM4通过参数RTH0（热阻）和CTH0（热容）来构建热子电路。
4.4.2 自热效应对I-V特性的影响
自热效应最直观的表现是：在输出特性曲线（Ids-Vds）中，高Vds区域出现负微分电导现象，即电流随Vds增大反而下降。这是因为温度升高导致迁移率退化，抵消了电压增加带来的电流增益。
| 参数 | 描述 | 提取方法 |
|---|---|---|
RTH0 |
器件等效热阻 (K/W) | 脉冲I-V测量 vs 直流I-V对比 |
CTH0 |
器件等效热容 (J/K) | 瞬态热响应测量 |
SHMOD |
自热模型选择开关 | 0: 关闭; 1: 开启 |
4.5 四种效应的协同考虑与参数提取流程
在实际的BSIM4参数提取中，上述四种效应并非孤立存在。以下是一个推荐的提取顺序和协同考虑策略：
- 基础参数提取（无应力、低Vds）： 使用长沟道、低Vds条件下的I-V数据，提取阈值电压Vth、迁移率U0、体效应系数等基础参数。此时自热效应和应力效应最弱。
- 应力效应参数提取： 使用不同SA/SB尺寸的短沟道器件，在低Vds下测量Idsat变化，拟合MULU0等应力参数。
- 结耗尽参数提取： 通过CV测量提取CJ、CJSW等结电容参数，并结合不同沟道长度的Vth滚降数据，拟合DVT0/DVT1。
- 栅极漏电流参数提取： 使用大面积MOSCAP结构，在Vgs=0~1.2V范围内测量Ig，提取IGC/IGB参数。注意在提取前需扣除外围寄生漏电。
- 自热效应参数提取： 对比脉冲I-V（脉宽 < 100ns）与直流I-V在高Vds区域的差异，拟合RTH0。脉冲测量可抑制自热效应，从而分离出纯电学特性。