1. 课程导论：几何缩放与WPE效应的背景、重要性及在先进工艺节点中的挑战

在摩尔定律的驱动下，半导体工艺节点从微米级进入纳米级，晶体管的物理尺寸持续微缩。然而，单纯的几何缩放（Geometric Scaling）已无法完全解释器件行为的变化，尤其是当器件有源区（Active Area）与阱（Well）边缘距离过近时，会引发显著的阱邻近效应（Well Proximity Effect, WPE）。本章作为课程的开篇，将系统阐述几何缩放与WPE效应的物理背景、对电路性能的影响，以及在先进工艺节点（如7nm、5nm及以下）中面临的建模挑战。

1.1 几何缩放：从理想到现实

经典的Dennard缩放定律指出，当晶体管尺寸缩小30%时，工作电压和阈值电压等比例降低，功耗密度保持不变。然而，在深亚微米时代，这一理想缩放路径遭遇了物理极限：

• 短沟道效应（SCE）：沟道长度缩短导致漏极势垒降低（DIBL），阈值电压漂移。
• 迁移率退化：高掺杂浓度和垂直电场增强导致载流子迁移率下降。
• 量子效应：栅氧化层厚度接近原子尺度时，直接隧穿电流剧增。

下表总结了理想缩放与实际工艺中关键参数的变化趋势：

1.2 阱邻近效应（WPE）的物理起源

WPE源于离子注入工艺中的散射效应。在阱（Well）或沟道停止层注入时，高能离子穿过光刻胶边缘时会发生侧向散射，导致阱边缘区域的掺杂浓度显著高于阱中心区域。这种掺杂浓度的空间分布不均匀性，直接影响了位于阱边缘附近MOSFET的电学特性。

下图展示了WPE的物理机制与器件结构关系：

1.3 WPE对器件电学特性的影响

WPE通过改变阱表面的掺杂分布，主要影响以下器件参数：

• 阈值电压 (Vth)：掺杂浓度升高导致Vth增大，变化幅度可达数十毫伏。
• 饱和电流 (Idsat)：Vth升高和迁移率退化共同导致Idsat下降，典型降幅为5%~15%。
• 体效应系数 (γ)：衬底偏置效应增强，体效应系数增大。
• 结电容 (Cj)：阱边缘高掺杂区使源/漏结电容增加。

下表量化了WPE对不同尺寸器件的影响程度：

1.4 先进工艺节点中的建模挑战

随着工艺节点进入FinFET和GAA时代，WPE的建模面临新的复杂性：

1. 三维结构效应：FinFET的鳍片（Fin）和阱之间的耦合关系比平面MOSFET更复杂，WPE不仅影响沟道掺杂，还影响鳍片侧壁的掺杂分布。
2. 多尺度依赖性：WPE的影响范围（通常为0~2μm）与标准单元高度（~0.5μm）可比，导致同一单元内不同器件的WPE效应差异显著。
3. 模型参数化难度：传统的WPE模型（如BSIM4中的SCA/SCB/SCC参数）基于平面器件推导，在FinFET中需要引入额外的几何缩放因子。
4. 统计波动叠加：WPE与随机掺杂波动（RDF）、线边缘粗糙度（LER）等随机效应叠加，使器件失配建模更加复杂。

下图展示了先进工艺中WPE建模的层次化架构：

1.5 课程目标与学习路径

本课程旨在帮助SPICE建模工程师和IC设计者掌握以下核心能力：

• 理解WPE的物理本质：从离子注入散射到器件电学特性的完整因果链。
• 掌握WPE建模方法：包括BSIM4/BSIM-CMG中的WPE模型语法、参数提取流程和验证方法。
• 应对先进工艺挑战：针对FinFET、GAA FET等新结构，建立几何缩放与WPE的联合建模策略。
• 提升设计精度：通过正确的WPE建模，缩小前仿真与后仿真之间的差距，减少流片迭代次数。