4、理想MOS电容C-V特性:平带电容、积累区、耗尽区、反型区物理机制

理想MOS电容的C-V特性是理解半导体器件物理的基础。在理想模型中,我们假设金属-氧化物-半导体结构中没有界面陷阱电荷、固定氧化物电荷或功函数差。通过施加直流偏压并叠加小信号交流测量,可以得到电容随电压变化的特征曲线。本章将详细解析平带电容、积累区、耗尽区与反型区的物理机制及其对应的C-V行为。

核心概念: 理想MOS电容的C-V曲线呈现典型的“U”形或“反型”特征,其形状由半导体表面势(ψs)随栅压(VG)的变化决定。表面势直接控制着半导体表面载流子的类型与浓度,进而影响总电容。

4.1 理想MOS电容的能带结构与电容组成

在分析C-V特性之前,需要明确MOS电容的总电容(Ctotal)由氧化层电容(Cox)和半导体耗尽层电容(Cdep)串联构成:

1/C_total = 1/C_ox + 1/C_dep

其中,Cox = εox / tox 为固定值(εox为氧化层介电常数,tox为氧化层厚度),而Cdep随表面耗尽层宽度(Wdep)变化:Cdep = εsi / Wdep。因此,总电容的变化完全由半导体表面耗尽层宽度的调制决定。

记忆要点: 氧化层电容Cox是MOS电容的最大值,也是积累区的电容值。当半导体表面进入耗尽或反型时,总电容会因串联了耗尽层电容而下降。

4.2 积累区(Accumulation Region)

偏压条件: 对于p型衬底,施加负栅压(VG < 0);对于n型衬底,施加正栅压(VG > 0)。

物理机制: 栅压吸引多数载流子向半导体表面聚集。以p型衬底为例,负栅压使能带在表面向上弯曲,价带顶(Ev)接近甚至穿过费米能级(EF),导致空穴(多数载流子)在表面积累。此时,耗尽层宽度趋近于零(Wdep → 0),Cdep → ∞,总电容Ctotal ≈ Cox。

C-V特征: 电容达到最大值并保持恒定,等于氧化层电容Cox。曲线呈现平坦的高电平平台。

积累区能带结构与电容示意图 积累区能带图 (p型衬底, VG < 0) 金属 (Al) SiO2 p-Si Ec EF Ev 空穴积累 C-V曲线 (积累区) VG (负偏压) C Cox 积累区:C = Cox

4.3 平带电容(Flat-Band Capacitance)

偏压条件: 施加平带电压(VFB)。在理想MOS结构中,VFB = 0 V。对于p型衬底,VG = 0。

物理机制: 当栅压为零时,半导体表面能带保持平直(ψs = 0),表面处于中性状态,既无积累也无耗尽。此时,耗尽层宽度不为零,而是由德拜屏蔽长度(LD)决定。平带电容CFB是C-V曲线上的一个特征点,其值介于Cox和最小值之间。

数学表达:

C_FB = C_ox / (1 + (ε_ox / ε_si) * (L_D / t_ox))

其中,L_D = sqrt(ε_si * kT / (q^2 * N_A)) 为德拜长度(p型衬底)。

C-V特征: 平带电容对应C-V曲线从积累区向耗尽区过渡的拐点。在实际器件中,由于功函数差和固定电荷,平带电压会发生偏移,但平带电容值本身仅与衬底掺杂浓度和氧化层厚度有关。

工程注意: 平带电容是提取衬底掺杂浓度(NA或ND)的关键参数。通过高频C-V曲线找到平带点,可以反推出掺杂浓度,这是工艺监控的重要手段。

4.4 耗尽区(Depletion Region)

偏压条件: 对于p型衬底,施加小幅度正栅压(VG > 0);对于n型衬底,施加小幅度负栅压(VG < 0)。

物理机制: 栅压排斥多数载流子,使半导体表面形成耗尽层。以p型衬底为例,正栅压使能带在表面向下弯曲,空穴被排斥,留下固定的电离受主离子(负电荷)。耗尽层宽度Wdep随栅压增加而展宽,Cdep随之减小。总电容Ctotal = Cox * Cdep / (Cox + Cdep) 逐渐下降。

耗尽层宽度公式:

W_dep = sqrt(2 * ε_si * ψ_s / (q * N_A))

其中,ψ_s 为表面势,在耗尽区满足 ψ_s ≈ V_G - V_FB。

C-V特征: 电容随栅压增加而单调递减,曲线呈现下降的斜坡。电容与电压的关系近似为:C ∝ 1 / sqrt(VG)。

耗尽区能带结构与电容示意图 耗尽区能带图 (p型衬底, VG > 0) 金属 SiO2 p-Si Ec EF Ev 耗尽层边界 电离受主 (负电荷) C-V曲线 (耗尽区) VG (正偏压) C Cox 耗尽区:C 递减

4.5 反型区(Inversion Region)

偏压条件: 对于p型衬底,施加较大正栅压(VG > VTH,阈值电压);对于n型衬底,施加较大负栅压(VG < VTH)。

物理机制: 当表面势ψs达到2ψB(ψB为体费米势)时,半导体表面发生强反型。以p型衬底为例,能带向下弯曲足够大,使得表面处的本征费米能级Ei低于EF,电子(少数载流子)在表面积累形成反型层。此时,耗尽层宽度达到最大值Wdep,max,不再随栅压增加而展宽。

高频与低频C-V差异:

  • 低频(准静态)C-V: 少数载流子能够跟随交流小信号的变化,反型层中的电子浓度随电压调制,电容回升至Cox。曲线呈现“U”形回升。
  • 高频C-V: 少数载流子无法响应高频交流信号(通常>1 MHz),反型层电荷不参与交流响应。耗尽层宽度锁定在最大值Wdep,max,电容达到最小值Cmin并保持恒定。

最小电容公式:

C_min = C_ox / (1 + (ε_ox / ε_si) * (W_dep,max / t_ox))

其中,W_dep,max = sqrt(4 * ε_si * ψ_B / (q * N_A))
关键区分: 高频C-V曲线在反型区呈现“平底”特征(C = Cmin),而低频C-V曲线则呈现“回升”特征(C → Cox)。这一差异是判断界面陷阱密度和少子寿命的重要依据。

4.6 完整C-V曲线与区域总结

下表总结了理想MOS电容(p型衬底)在不同偏压区域的物理机制与C-V特征:

区域 偏压条件 表面势 ψs 表面载流子 耗尽层宽度 总电容 Ctotal
积累区 VG < 0 ψs < 0 空穴(多数载流子)积累 Wdep ≈ 0 Cox(最大值)
平带点 VG = 0 ψs = 0 中性(无积累/耗尽) Wdep = LD CFB(拐点)
耗尽区 0 < VG < VTH 0 < ψs < 2ψB 电离受主(耗尽) 0 < Wdep < Wdep,max Cox → Cmin(递减)
反型区(高频) VG > VTH ψs > 2ψB 电子(少数载流子)反型层 Wdep,max(锁定) Cmin(最小值恒定)
反型区(低频) VG > VTH ψs > 2ψB 电子(少数载流子)反型层 Wdep,max(锁定) Cox(回升至最大值)
理想MOS电容完整C-V曲线(p型衬底) 理想MOS电容C-V特性曲线 (p型衬底) 栅极电压 VG (V) 电容 C 0 VFB VTH Cox Cmin 积累区 耗尽区 反型区 高频 C-V 低频 C-V

4.7 物理机制对比与工程意义

理解四个区域的物理机制对于器件建模和参数提取至关重要:

  • 积累区 → 提取Cox: 通过高频C-V曲线在积累区的平台值,可以直接读取氧化层电容,进而计算等效氧化层厚度(EOT)。
  • 平带点 → 提取掺杂浓度: 平带电容CFB对应的电压(平带电压VFB)可用于计算衬底掺杂浓度,并评估界面电荷密度。
  • 耗尽区 → 提取掺杂分布: 利用C-V曲线在耗尽区的斜率(C ∝ 1/√V),可以反演出衬底纵向掺杂分布(C-V profiling)。
  • 反型区 → 提取阈值电压: 高频C-V曲线进入反型区后的最小电容Cmin可用于验证阈值电压模型,并评估短沟道效应。
建模提示: 在SPICE模型中,理想MOS电容的C-V特性通常通过查表或解析函数(如基于表面势的模型)实现。理解上述物理机制有助于正确设置模型参数,避免仿真中的收敛问题。