1. C-V特性概述
1.1 C-V测试的基本原理
C-V（Capacitance-Voltage）特性测试是半导体器件表征中最基础、最核心的测量手段之一。它通过测量器件电容值随外加偏置电压的变化关系，揭示器件内部的电荷分布、界面态密度、掺杂浓度、氧化层厚度等关键物理参数。C-V测试的本质是：在准静态或小信号交流激励下，提取器件对电压变化的电荷响应能力。
核心物理量： 电容 C = dQ / dV，即单位电压变化所引起的电荷变化量。在半导体器件中，这一关系并非线性，而是强烈依赖于偏置状态、频率和温度。
C-V测试通常采用小信号交流法：在直流偏置电压 VDC 上叠加一个微小交流电压 vac（典型值 10–50 mV，频率 1 kHz–10 MHz），测量交流电流 iac 的幅值和相位，从而计算出电容值 C = iac / (ω · vac)。通过扫描 VDC，即可获得完整的 C-V 曲线。
1.2 电容定义与半导体中的特殊性
| 电容类型 | 定义公式 | 物理含义 | 半导体器件适用性 |
|---|---|---|---|
| 平行板电容 | C = εA / d | 几何结构决定，与电压无关 | 仅适用于理想绝缘介质 |
| 微分电容 | C = dQ / dV | 电荷对电压的微分响应 | 适用于所有半导体器件 |
| 总电荷电容 | C = Q / V | 平均电荷与电压之比 | 仅适用于线性系统 |
关键区分： 在MOS器件中，我们测量的是微分电容。由于半导体中载流子浓度随偏压指数变化，C-V曲线呈现典型的“积累-耗尽-反型”三段特征，这与固定几何电容有本质区别。
半导体电容的特殊性来源于耗尽层电容和反型层电容的串联/并联组合。在低频下，反型层中的少数载流子能够跟随交流信号，产生额外的电容贡献；在高频下，载流子无法响应，电容仅由耗尽层决定。这一频率色散特性是C-V建模的重要依据。
1.3 MOS电容结构简介
MOS（Metal-Oxide-Semiconductor）电容是C-V特性分析的标准测试结构，也是所有MOSFET器件的基础构建单元。其基本结构为：金属栅极 / 绝缘氧化层 / 半导体衬底的三层叠层。
MOS电容的典型参数范围如下表所示，这些参数是后续建模和验证的基础输入：
| 参数 | 符号 | 典型值 | 单位 | 测试条件 |
|---|---|---|---|---|
| 氧化层厚度 | tox | 1.5 – 10 | nm | 积累区 C-V 提取 |
| 衬底掺杂浓度 | NA / ND | 1015 – 1018 | cm−3 | 耗尽区 C-V 提取 |
| 平带电压 | VFB | −1.0 – +0.5 | V | 高频 C-V 拐点 |
| 阈值电压 | VTH | 0.3 – 1.2 | V | 强反型起始点 |
| 最大电容 (积累区) | Cox | 0.3 – 3.0 | fF/μm² | VG << VFB |
1.4 MOS电容的三种工作状态
根据栅极偏压 VG 相对于平带电压 VFB 和阈值电压 VTH 的关系，MOS电容呈现三种截然不同的工作状态：
- 积累区 (Accumulation)： VG < VFB（P型衬底），多数载流子（空穴）被吸引到氧化层/半导体界面，电容等于氧化层电容 Cox。
- 耗尽区 (Depletion)： VFB < VG < VTH，界面附近载流子被耗尽，形成空间电荷区，电容由 Cox 与耗尽层电容 Cdep 串联决定。
- 反型区 (Inversion)： VG > VTH，界面处形成少数载流子（电子）反型层。低频时反型层电容贡献显著；高频时反型层无法响应，电容趋于最小值 Cmin。
常见误区： 初学者容易将MOS电容视为固定几何电容。实际上，MOS电容在耗尽区随电压增加而减小（耗尽层展宽），在反型区则出现频率色散。忽略这一特性会导致模型参数提取严重偏差。
1.5 C-V测试的典型应用场景
- 氧化层质量评估： 通过积累区电容提取 tox，评估氧化层均匀性和界面平整度。
- 掺杂浓度提取： 利用耗尽区 C-V 曲线的斜率，通过 C−2 vs. V 关系提取衬底掺杂浓度 NA 或 ND。
- 界面态密度 (Dit) 表征： 比较低频与高频 C-V 曲线的差异，提取界面陷阱密度。
- 平带电压与阈值电压监测： 用于工艺波动监控和可靠性评估。
- 栅极功函数提取： 结合不同栅极材料的 C-V 曲线，提取有效功函数差。
本章后续将深入讲解C-V测试的详细步骤、数据预处理方法、等效电路建模以及模型验证的完整流程。理解C-V的基本原理和MOS电容结构，是掌握整个建模流程的基石。