4. 实际MOS电容的非理想效应：功函数差、界面陷阱电荷、氧化层固定电荷、可动离子电荷对C-V曲线的影响
在理想MOS结构中，我们假设金属-半导体功函数差为零、氧化层内无任何电荷、界面态密度为零。然而，实际CMOS工艺中这些条件均不成立。本章将系统分析四种主要非理想因素对C-V特性的影响，为后续SPICE建模提供物理基础。
4.1 功函数差（ΦMS）效应
金属与半导体之间的功函数差导致平带电压偏移。对于多晶硅栅极，功函数由掺杂类型和浓度决定；对于金属栅极，则由金属材料本身决定。
关键公式： 平带电压偏移 ΔVFB = ΦMS = ΦM - ΦS，其中 ΦM 为金属功函数，ΦS 为半导体功函数。
功函数差对C-V曲线的影响表现为整条曲线沿电压轴平移。对于N+多晶硅栅/P型衬底结构，ΦMS 为负值，C-V曲线向负电压方向移动；对于P+多晶硅栅/N型衬底结构，ΦMS 为正值，曲线向正电压方向移动。
工艺提示： 在深亚微米CMOS中，多晶硅耗尽效应会进一步改变有效功函数，导致C-V曲线在积累区出现额外的电容下降。
4.2 界面陷阱电荷（Qit）效应
界面陷阱电荷位于Si-SiO2界面，其电荷状态随表面势变化而变化。界面陷阱在禁带中呈连续分布，典型密度范围为1010 ~ 1012 cm-2eV-1。
| 陷阱类型 | 能量位置 | 对C-V的影响 | 频率依赖性 |
|---|---|---|---|
| 施主型 | 禁带下半部分 | C-V曲线拉伸、滞后 | 低频响应明显 |
| 受主型 | 禁带上半部分 | C-V曲线拉伸、滞后 | 高频响应减弱 |
| 快界面态 | 整个禁带 | 亚阈值区斜率退化 | 1kHz~1MHz |
| 慢界面态 | 靠近带边 | 平带电压漂移 | <100Hz |
测量注意事项： 界面陷阱导致的C-V曲线拉伸效应在低频C-V测量中最为明显。高频C-V（>1MHz）可有效抑制界面陷阱响应，但无法完全消除其影响。
4.3 氧化层固定电荷（Qf）效应
氧化层固定电荷位于Si-SiO2界面附近约2~3nm范围内，其电荷状态不随表面势或偏压变化。典型来源包括工艺过程中引入的钠离子污染、氧化过程中产生的硅悬挂键等。
关键特征： Qf 引起的平带电压偏移为 ΔVFB = -Qf/Cox，且该偏移量不随测量频率变化。对于P型衬底，正固定电荷使C-V曲线向负电压方向平移。
固定电荷密度与工艺条件密切相关：
- 氧化温度： 高温氧化（>1000°C）可降低固定电荷密度
- 退火条件： 形成气体退火（N2/H2混合）可有效钝化固定电荷
- 晶向依赖： (100)晶面固定电荷密度最低，约1010 cm-2量级
- 氧化层厚度： 超薄氧化层（<2nm）中固定电荷效应更加显著
4.4 可动离子电荷（Qm）效应
可动离子电荷主要来源于碱金属离子（Na+、K+）污染，在温度和偏压作用下可在氧化层中迁移。这是早期MOS工艺中最严重的可靠性问题之一。
| 离子类型 | 迁移率（cm²/V·s） | 激活能（eV） | 典型来源 | 对C-V的影响 |
|---|---|---|---|---|
| Na+ | ~10-8 | 0.6~0.8 | 工艺化学品、人体接触 | BT应力下C-V漂移 |
| K+ | ~10-9 | 0.8~1.0 | 玻璃、陶瓷封装 | 高温下C-V滞后 |
| Li+ | ~10-7 | 0.5~0.7 | 扩散炉管污染 | 快速C-V漂移 |
BT应力测试： 偏压温度（Bias-Temperature）应力测试是评估可动离子污染的标准方法。典型条件：150~200°C，±1~5V偏压，持续5~30分钟。测试前后C-V曲线的偏移量直接反映可动离子浓度。
4.5 非理想因素综合效应与SPICE建模策略
在实际MOS器件中，上述四种非理想因素同时存在，对C-V特性产生综合影响。SPICE建模中需要分别提取各因素的贡献：
- 平带电压提取： 从高频C-V曲线读取VFB，结合理论值计算ΦMS和等效固定电荷
- 界面态密度提取： 采用高低频C-V法（Terman法）或电导法提取Dit分布
- 可动离子评估： 通过BT应力前后C-V偏移量计算可动离子浓度
- 模型参数校准： 将提取参数代入BSIM-CMG或PSP模型进行C-V仿真验证
综合建模公式： 实际MOS电容的平带电压可表示为：
VFB = ΦMS - Qf/Cox - Qit(ψs)/Cox - Qm/Cox
其中Qit(ψs)为界面陷阱电荷，是表面势的函数。
VFB = ΦMS - Qf/Cox - Qit(ψs)/Cox - Qm/Cox
其中Qit(ψs)为界面陷阱电荷，是表面势的函数。
4.6 SPICE仿真验证示例
以下SPICE网表展示了如何通过调整模型参数来模拟非理想效应：
* 非理想MOS电容C-V仿真
* 包含功函数差、固定电荷、界面陷阱效应
.model nmos_cv nmos
+ tox=2.5e-9 * 氧化层厚度 2.5nm
+ xj=5e-8 * 结深
+ ndep=1e17 * 衬底掺杂浓度
+ vfb0=-0.8 * 平带电压（含Φ_MS和Q_f）
+ dit=5e11 * 界面陷阱密度 (cm^-2eV^-1)
+ nfs=1e12 * 固定电荷面密度 (cm^-2)
* 直流扫描分析
.dc VG -2 2 0.01
* 小信号电容分析
.ac dec 100 1k 10MEG
* 测量C-V曲线
.probe cgg = par('cggbo(m1)')
.end
仿真建议： 实际仿真中建议分步进行：(1) 先不考虑非理想因素，获得理想C-V曲线作为基准；(2) 逐步加入ΦMS、Qf、Qit等参数，观察各因素对C-V曲线的独立影响；(3) 综合所有因素后与实测数据对比校准。
通过本章的学习，应掌握以下核心概念：
- 功函数差导致C-V曲线整体平移，平移方向由栅极与衬底材料决定
- 界面陷阱电荷引起C-V曲线拉伸和频率依赖性，是低频C-V测量的主要误差源
- 固定电荷引起与频率无关的平带电压偏移，反映工艺质量
- 可动离子电荷导致C-V滞后和BT应力不稳定性，是可靠性评估的关键指标
- SPICE建模中需通过参数提取和校准来准确描述这些非理想效应