1. 课程导论：深亚微米CMOS工艺发展历程、C-V特性建模的重要性、SPICE仿真在集成电路设计中的作用

1.1 深亚微米CMOS工艺发展历程

自20世纪90年代以来，CMOS工艺技术遵循摩尔定律持续微缩，从微米级（1.0μm–0.5μm）进入深亚微米（0.35μm–0.13μm），并进一步迈向纳米尺度（90nm及以下）。深亚微米阶段（通常指0.35μm至0.13μm节点）是集成电路制造历史上一个关键的转折期：器件物理效应开始显著偏离长沟道近似，短沟道效应、量子效应、高场效应等成为影响器件性能的核心因素。

下表总结了深亚微米各代工艺的关键物理参数变化，这些变化直接影响了C-V特性的建模复杂度：

1.2 C-V特性建模的重要性

C-V（Capacitance-Voltage）特性是表征MOS器件栅极电容随偏压变化关系的核心测量手段。在深亚微米工艺中，C-V曲线不仅用于提取栅氧化层厚度、掺杂浓度、平带电压等基本工艺参数，更直接反映了器件内部的电荷分布、界面态密度、以及量子限制效应。

C-V建模在深亚微米时代面临的核心挑战：

• 多晶硅栅耗尽效应： 高掺杂多晶硅栅在反型偏压下形成耗尽层，等效于在栅氧上串联一个额外电容，导致总电容下降。该效应在0.18μm以下节点不可忽略。
• 量子力学效应： 沟道反型层中的载流子受强电场约束，能级分裂为子带，电荷峰值位置偏离Si/SiO₂界面，等效栅氧厚度增加，C-V曲线出现“电容缩减”现象。
• 栅泄漏电流： 超薄栅氧（Tox < 3nm）导致直接隧穿电流显著增大，传统低频C-V测量方法失效，必须采用高频或脉冲C-V技术，建模时需引入泄漏修正。
• 短沟道与窄沟道效应： 边缘电容、沟道长度调制、以及浅槽隔离(STI)边缘寄生电容使C-V曲线偏离理想长沟道行为，需要二维/三维数值仿真辅助建模。

1.3 SPICE仿真在集成电路设计中的作用

SPICE（Simulation Program with Integrated Circuit Emphasis）是集成电路设计领域最核心的电路仿真工具。从1970年代加州大学伯克利分校诞生至今，SPICE及其商业衍生版本（HSPICE、Spectre、ELDO等）一直是模拟、数字、射频、存储器等各类IC设计的黄金标准。

SPICE仿真在深亚微米设计流程中的关键作用：

1. 工艺可行性验证： 在流片前，通过SPICE仿真验证新工艺器件模型的电学特性是否满足设计指标，C-V模型是其中最重要的验证项之一。
2. 电路性能预测： 基于精确的C-V模型，SPICE可以准确预测电路的工作频率、功耗、噪声、建立时间等关键性能参数。
3. 设计-工艺协同优化： 通过TCAD仿真提取C-V特性，再将其嵌入SPICE模型，实现从工艺参数到电路性能的闭环优化。
4. 统计分析与良率预测： 结合C-V模型的工艺角(Process Corner)和蒙特卡洛分析，评估工艺波动对电路良率的影响。

1.4 课程内容与学习路径

本课程共30章，按照“物理基础 → TCAD仿真 → 模型提取 → SPICE验证”的逻辑递进组织。下表给出了前10章的内容概览，帮助学员建立整体知识框架：