📚 课程目录第3章理想MOS电容C-V特性

3. 理想MOS电容C-V特性：低频C-V曲线、高频C-V曲线、深耗尽状态、C-V曲线的频率依赖性

理想MOS电容的C-V特性是理解实际器件行为的基础。在深亚微米CMOS工艺中，C-V曲线的形状直接反映了界面态密度、氧化层电荷、掺杂浓度分布等关键工艺参数。本节将系统分析理想MOS电容在不同频率和偏压条件下的电容-电压关系。

3.1 理想MOS电容的基本结构

理想MOS电容由金属-氧化层-半导体三层结构组成，其等效电路模型包含氧化层电容 \(C_{ox}\) 与半导体耗尽层电容 \(C_{dep}\) 的串联组合。在理想情况下，我们假设：

氧化层无电荷陷阱：SiO₂内部及Si-SiO₂界面无固定电荷或可动离子
金属-半导体功函数差为零：平带电压 \(V_{FB}=0\)
半导体掺杂均匀：衬底掺杂浓度 \(N_A\) 或 \(N_D\) 为常数
界面态密度为零：无快态或慢态影响

    关键概念：理想MOS电容的总电容 \(C_{total} = \frac{C_{ox} \cdot C_{dep}}{C_{ox} + C_{dep}}\)，其中 \(C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}}\)，\(C_{dep} = \frac{\varepsilon_{Si}}{W_{dep}}\)。当半导体表面处于积累状态时，\(C_{dep} \to \infty\)，总电容趋近于 \(C_{ox}\)。

_dep 耗尽层边界背电极 (欧姆接触) Cₒₓ + C_dep 串联栅极电压 V_G

3.2 低频C-V特性曲线

在低频测量条件下（通常 < 100 Hz），少数载流子有足够的时间响应交流小信号，在反型层中建立与偏压同步的电荷分布。低频C-V曲线完整反映了MOS电容从积累到反型的全部物理过程。

偏压区域	表面状态	电容值	物理机制
V_G < V_FB (负偏压)	积累 (Accumulation)	C ≈ C_ox	空穴在表面聚集，耗尽层消失
V_G = V_FB	平带 (Flat Band)	C = C_FB	表面能带平直，无空间电荷
V_FB < V_G < V_TH	耗尽 (Depletion)	C 从 C_ox 下降	耗尽层展宽，C_dep 减小
V_G = V_TH	阈值 (Threshold)	C ≈ C_ox/3	反型层开始形成
V_G > V_TH (正偏压)	反型 (Inversion)	C → C_ox	电子反型层屏蔽耗尽层

低频C-V特征：在反型区，由于少数载流子（电子）能够跟随交流信号，反型层电荷密度随偏压变化，电容回升至 \(C_{ox}\)。这是低频C-V与高频C-V最显著的区别。

_G (V) 电容 C (pF) V_FB V_TH C_ox 积累区耗尽区反型区平带点阈值点低频条件：f < 100 Hz 少数载流子可跟随信号

3.3 高频C-V特性曲线

当测量频率升高至1 MHz以上时，少数载流子的产生-复合速率无法跟上交流信号的快速变化。在反型区，反型层电荷密度无法随偏压调制，耗尽层宽度保持最大值，电容被“冻结”在最小值。

    高频C-V特征：在反型区，电容不再回升至 \(C_{ox}\)，而是维持在由最大耗尽层宽度 \(W_{dep,max}\) 决定的极小值。对于P型衬底，\(C_{min} = \frac{C_{ox} \cdot C_{dep,max}}{C_{ox} + C_{dep,max}}\)，其中 \(C_{dep,max} = \frac{\varepsilon_{Si}}{W_{dep,max}}\)。

高频C-V曲线与低频C-V曲线的差异总结如下：

特性	低频C-V	高频C-V
测量频率	< 100 Hz	> 1 MHz
反型区电容	回升至 C_ox	保持 C_min
少数载流子响应	完全跟随	无法跟随
耗尽层宽度	反型后减小	保持最大
应用场景	界面态密度提取	掺杂浓度、阈值电压提取

_G (V) 电容 C (pF) V_FB V_TH C_ox C_min 低频高频积累区耗尽区反型区高频时反型区电容被冻结在 C_min 处保持恒定

3.4 深耗尽状态

深耗尽状态是一种非平衡状态，通常发生在快速电压扫描或脉冲偏压条件下。当栅极电压快速从积累区扫向强反型区时，少数载流子来不及产生，耗尽层宽度持续展宽，超过热平衡状态下的最大耗尽层宽度 \(W_{dep,max}\)。

深耗尽特征：电容持续下降至低于 \(C_{min}\) 的值，甚至趋近于零。深耗尽状态在动态随机存取存储器（DRAM）和电荷耦合器件（CCD）中具有重要应用，但在常规MOSFET操作中应避免，因为它会导致器件进入非稳态。

深耗尽状态的关键参数：

最大耗尽层宽度：\(W_{dep,max} = \sqrt{\frac{4\varepsilon_{Si} \cdot \phi_F}{q \cdot N_A}}\)，其中 \(\phi_F = \frac{kT}{q} \ln\left(\frac{N_A}{n_i}\right)\)
深耗尽电容：\(C_{deep} = \frac{C_{ox} \cdot \varepsilon_{Si}}{C_{ox} \cdot W_{dep} + \varepsilon_{Si}}\)，\(W_{dep} > W_{dep,max}\)
恢复时间：由少数载流子的产生寿命 \(\tau_g\) 决定，\(t_{rec} \approx \frac{2N_A \cdot W_{dep,max}}{n_i \cdot \tau_g}\)

_dep,max 耗尽层边界深耗尽状态栅极 SiO₂ P-Si 衬底 W_dep > W_dep,max (持续展宽) 耗尽层边界

3.5 C-V曲线的频率依赖性

C-V曲线的频率依赖性源于少数载流子的产生-复合动力学。在P型衬底中，电子是少数载流子，其响应时间由产生寿命 \(\tau_g\) 决定。当交流信号周期 \(T_{ac}\) 与 \(\tau_g\) 可比时，C-V曲线呈现从低频到高频的过渡行为。

频率范围	典型频率值	少数载流子行为	C-V曲线形态
极低频	< 10 Hz	完全平衡，跟随信号	完整低频曲线
低频	10 Hz ~ 1 kHz	部分跟随，有相位延迟	反型区电容开始下降
中频	1 kHz ~ 100 kHz	响应不足，产生率受限	反型区出现“台阶”
高频	100 kHz ~ 10 MHz	无法跟随，冻结	保持 C_min
极高频	> 10 MHz	完全冻结	C_min 恒定

频率依赖性分析的应用：通过测量不同频率下的C-V曲线，可以提取界面态密度 \(D_{it}\)、少数载流子产生寿命 \(\tau_g\) 以及氧化层陷阱电荷密度。这是TCAD仿真中验证工艺质量的重要手段。

_G (V) 电容 C (pF) C_ox 10 Hz 100 Hz 1 kHz 1 MHz 积累区耗尽区反型区频率升高 → 反型区电容降低最终收敛于 C_min

3.6 SPICE建模中的C-V实现

在SPICE仿真中，MOS电容的C-V特性通过内置模型（如BSIM4、PSP）自动计算。对于理想MOS电容，可以使用以下SPICE网表进行C-V仿真验证：

* 理想MOS电容C-V特性仿真网表
* 工艺参数：tox = 2nm, NA = 1e17 cm-3, 面积 = 100um x 100um

* 主电路
Vg gate 0 DC 0V AC 1V
Cmos gate 0 MOSCAP W=100u L=100u

* MOS电容模型定义
.model MOSCAP NMOS (VTO=0.5 TOX=2e-9 NSUB=1e17 
+ CGSO=0 CGDO=0 CGBO=0)

* 直流扫描分析
.DC Vg -2 2 0.01

* 交流小信号分析（低频）
.AC DEC 10 10 100

* 交流小信号分析（高频）
.AC DEC 10 1e6 1e7

* 输出设置
.PROBE C(gate)
.END

    SPICE仿真要点：
    使用 .AC 分析进行小信号电容提取，频率参数决定C-V曲线形态
低频仿真时需设置较慢的扫描速率，确保少数载流子达到平衡
深耗尽状态可通过 .TRAN 瞬态分析结合快速电压脉冲实现
实际工艺中需考虑多晶硅耗尽效应和量子力学修正

通过TCAD仿真与SPICE建模的结合，可以精确预测深亚微米CMOS工艺中MOS电容的C-V特性，为器件优化和工艺开发提供理论指导。下一节将讨论非理想效应对C-V特性的影响，包括功函数差、氧化层电荷和界面态等。