VIP20

本课程属于：012-芯片测试技术 半导体工艺与制造设备 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

芯片良率分析结合BIST设计的故障定位策略

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

半导体制造基础与良率定义

晶圆制造流程 · 芯片良率（Yield）的基本概念 · 良率对成本的影响

半导体制造基础良率定义

良率模型与失效机制

泊松模型 · 负二项模型 · 随机缺陷与系统缺陷的区别

良率模型失效机制

测试基础与ATE介绍

自动测试设备（ATE）原理 · 测试向量生成 · 数字测试与模拟测试

ATE测试基础

BIST技术概述

内建自测试（BIST）的定义 · 分类（Logic BIST · Memory BIST）

BIST技术概述

Logic BIST架构详解

伪随机模式生成器（PRPG） · 多输入特征寄存器（MISR） · 相位器与扫描链

Memory BIST架构详解

March算法 · MBIST控制器 · 冗余修复与自修复机制

BIST插入流程

RTL设计阶段插入 · 综合后插入 · 物理设计阶段的BIST集成

BIST插入流程

故障模型与仿真

固定型故障（Stuck-at） · 过渡故障（Transition） · 路径延迟故障

故障模型仿真

故障覆盖率与测试质量

故障覆盖率计算 · 测试覆盖率与DPPM的关系 · 测试逃逸分析

故障覆盖率测试质量

良率与BIST的关联分析

BIST测试结果如何反映工艺缺陷 · 良率损失与BIST失效模式映射

故障字典与诊断基础

故障字典构建 · 基于故障字典的诊断流程 · 诊断分辨率

故障字典诊断基础

基于BIST的故障定位策略

利用MISR签名分析定位故障 · 扫描链诊断 · X-态处理

扫描链故障诊断

扫描链断路/短路诊断 · 基于时序的扫描链故障定位 · 诊断向量生成

扫描链故障诊断扫描链断路

逻辑BIST诊断技术

PRPG种子分析 · MISR签名差分分析 · 故障候选列表生成

Memory BIST诊断技术

失效地址映射 · March算法失效模式分析 · 冗余分析

良率学习与BIST数据挖掘

良率学习循环 · BIST失效数据统计 · 帕累托分析

BIST良率学习

良率提升与BIST优化

测试时间优化 · 功耗优化 · 面积开销与良率权衡

BIST良率提升

DFT与BIST协同设计

可测性设计（DFT）规则 · BIST与扫描链的协同 · 测试访问机制（TAM）

片上测试压缩技术

测试压缩原理 · X-压缩 · 响应压缩与BIST结合

片上测试压缩技术测试压缩原理

BIST在SoC中的应用

多核BIST · 分层BIST · IP核BIST集成

先进工艺下的BIST挑战

FinFET工艺缺陷 · 低电压测试 · 老化测试与BIST

BIST先进工艺下的

基于机器学习的良率预测

ML模型在BIST数据上的应用 · 异常检测 · 良率预测

基于机器学习的良…ML

BIST硬件实现与验证

RTL代码实现 · 仿真验证 · 形式化验证

BIST硬件实现

ATE与BIST协同测试策略

ATE控制BIST · BIST结果上传 · 离线诊断

故障注入与BIST验证

故障注入方法 · BIST鲁棒性验证 · 故障仿真

BIST故障注入

良率分析工具与流程

商业良率分析平台 · 开源工具 · 数据流设计

良率分析工具流程

BIST诊断案例分析

实际芯片案例 · 诊断流程 · 良率改善措施

BIST诊断案例分析

测试成本与良率经济模型

测试成本构成 · 良率与测试成本的平衡 · NRE与量产成本

测试成本良率经济模型

自适应BIST · AI驱动的BIST · 3D芯片BIST

未来趋势BIST

课程总结与综合项目

综合项目设计 · BIST插入与良率分析报告 · 课程回顾

课程总结综合项目