4. 工艺应力源概述：全局应力与局部应力、应力源分类

在先进CMOS工艺中，提升沟道载流子迁移率的应力技术是核心性能驱动因素。理解应力源的分类与作用机制，是优化迁移率增强策略的基础。本章将系统阐述全局应力与局部应力的概念，并深入分析接触孔刻蚀停止层、应力衬垫、嵌入式源漏等关键应力源。

4.1 全局应力与局部应力

根据应力作用范围与工艺集成方式，CMOS工艺应力可分为全局应力与局部应力两大类。两者在应力来源、作用范围、工艺复杂度及对器件性能的影响上存在显著差异。

4.2 应力源分类

根据应力引入的工艺步骤与物理机制，CMOS工艺中的主要应力源可分为以下三类：接触孔刻蚀停止层、应力衬垫、嵌入式源漏。每种应力源具有独特的应力特性与工艺集成要求。

4.2.1 接触孔刻蚀停止层

接触孔刻蚀停止层是在形成接触孔之前沉积的一层高应力薄膜，通常使用氮化硅材料。其核心功能是在刻蚀接触孔时提供停止层，同时通过薄膜本身的高应力向沟道传递应力。

• 材料选择：氮化硅（SiN）因其高应力可调性成为主流选择，通过调整沉积参数（如PECVD、HDP-CVD）可实现从压应力到张应力的宽范围调节。
• 应力传递机制：接触孔刻蚀停止层覆盖在栅极与源漏区域上方，通过薄膜与下方结构的机械耦合，将应力传递至沟道区域。
• 工艺集成：在接触孔刻蚀工艺中，接触孔刻蚀停止层作为刻蚀停止层，保护下方器件结构不被过刻蚀损伤。
• 迁移率增强效果：张应力接触孔刻蚀停止层可增强NMOS电子迁移率，压应力接触孔刻蚀停止层可增强PMOS空穴迁移率。

4.2.2 应力衬垫

应力衬垫是在器件制造完成后沉积的一层高应力薄膜，通常覆盖整个芯片表面。与接触孔刻蚀停止层不同，应力衬垫的主要目的是通过全局应力调整来优化器件性能。

4.2.3 嵌入式源漏

嵌入式源漏技术通过在源漏区域选择性外延生长与硅晶格常数不同的材料，在沟道中引入单轴应力。这是目前最有效的局部应力技术之一，广泛应用于先进CMOS工艺中。

• 嵌入式SiGe源漏（PMOS）：在PMOS源漏区域选择性外延生长SiGe合金，由于Ge原子半径大于Si，SiGe晶格常数大于硅，导致沟道受到单轴压应力，显著增强空穴迁移率。
• 嵌入式SiC源漏（NMOS）：在NMOS源漏区域选择性外延生长SiC合金，C原子半径小于Si，SiC晶格常数小于硅，导致沟道受到单轴张应力，增强电子迁移率。
• 工艺集成：嵌入式源漏工艺需要在栅极形成后，通过刻蚀在源漏区域形成凹槽，然后选择性外延生长应力材料。
• 迁移率增强效果：嵌入式SiGe源漏可提升PMOS空穴迁移率50%-100%，嵌入式SiC源漏可提升NMOS电子迁移率20%-40%。

4.3 应力源选择与工艺集成策略

在实际CMOS工艺中，应力源的选择与集成需要综合考虑器件类型、工艺节点、性能目标与成本因素。以下表格总结了不同应力源在先进CMOS工艺中的典型应用场景。