先进CMOS工艺应力技术对迁移率增强的优化策略 - 第1节

1.1 应力工程在先进CMOS工艺中的重要性

随着CMOS工艺节点进入7nm及以下，单纯依靠等比例缩小（Scaling）已无法满足性能提升的需求。应力工程（Stress Engineering）作为迁移率增强（Mobility Enhancement）的核心手段，已成为先进工艺中提升器件驱动电流的关键技术。

1.1.1 为何需要应力工程？

在传统平面MOSFET中，沟道载流子迁移率受限于硅材料的本征特性。随着栅极长度缩短，短沟道效应加剧，单纯提高掺杂浓度会导致迁移率退化。应力工程通过引入机械应力改变硅晶格结构，从而调制能带结构，降低载流子有效质量，实现迁移率提升。

1.1.2 应力对载流子迁移率的影响机制

1.1.3 应力工程在工艺节点中的演进

• 130nm-90nm： 全局应变衬底（SSR）技术，双轴拉伸应变硅
• 65nm-45nm： 局部应力技术引入，源漏SiGe（PMOS）和应力衬垫（NMOS）
• 32nm-22nm： 单轴应力主导，双应力衬垫（DSL）+ 嵌入式SiGe（eSiGe）
• 14nm-7nm： FinFET结构中的三维应力工程，应力记忆技术（SMT）
• 5nm及以下： GAA（Gate-All-Around）中的应力优化，纳米片应力工程

1.2 迁移率增强的基本概念

1.2.1 迁移率的物理定义

载流子迁移率（μ）定义为载流子在单位电场强度下的平均漂移速度：

μ = v_d / E

其中：
- v_d：载流子平均漂移速度 (cm/s)
- E：外加电场强度 (V/cm)
- μ：迁移率 (cm²/V·s)

在MOSFET中，迁移率直接影响器件的饱和电流：

I_dsat ∝ μ · C_ox · (W/L) · (V_gs - V_th)²

1.2.2 影响迁移率的散射机制

1.2.3 应力增强迁移率的物理机制

应力通过以下三种物理机制增强迁移率：

1. 能带分裂（Band Splitting）： 应力使导带和价带的简并能级分裂，降低载流子在重有效质量能谷/能带的占据概率
2. 有效质量降低： 能带曲率变化导致载流子有效质量减小，提高迁移率
3. 散射率降低： 能带分裂减少了谷间散射（Intervalley Scattering）和带间散射的概率