3. 应力与能带结构:应力对半导体能带结构的影响

在先进CMOS工艺中,应力工程的核心物理机制在于通过机械形变改变半导体的能带结构,从而降低载流子的有效质量或减少散射几率,最终实现迁移率的增强。本章节将深入解析应力如何影响硅(Si)及锗硅(SiGe)等材料的能带结构,并区分单轴与双轴两种应力类型的作用差异。

3.1 应力对能带结构的基本影响

当半导体晶体受到外部机械应力时,其晶格常数会发生形变,进而改变原子间的势场周期。这种形变直接作用于电子的能带结构,主要体现在以下两个方面:

  • 能带分裂(Band Splitting):原本简并的能带(如硅的价带顶重空穴带与轻空穴带)在应力作用下发生分裂,导致不同能带之间的能量差增大,载流子优先占据有效质量更小的能带。
  • 有效质量变化(Effective Mass Modification):应力改变了能带在k空间(波矢空间)的曲率(E-k关系),从而改变了载流子的有效质量。通常,拉伸应力会降低电子有效质量,而压应力会降低空穴有效质量。
关键物理量: 应力导致的能带分裂量(ΔE)与有效质量变化(m*)是评估迁移率增强效果的直接指标。对于NMOS,关注导带底(CBM)的六重简并谷分裂;对于PMOS,关注价带顶(VBM)的重空穴(HH)与轻空穴(LH)分裂。

3.2 应力类型:单轴应力与双轴应力

根据应力施加的方向和维度,CMOS工艺中主要采用两种应力类型:单轴应力(Uniaxial Stress)和双轴应力(Biaxial Stress)。它们在工艺实现、能带调制效果以及对器件性能的影响上存在显著差异。

对比维度 单轴应力(Uniaxial Stress) 双轴应力(Biaxial Stress)
应力方向 沿一个特定晶向施加(如沿沟道方向或垂直沟道方向) 在薄膜平面内沿两个正交方向同时施加(如SiGe外延层)
工艺实现 应力衬垫(Stress Liner)、嵌入式SiGe源漏(eSiGe S/D)、应力记忆技术(SMT) SiGe虚拟衬底(Virtual Substrate)、应变SOI(sSOI)
能带分裂效果 对特定能带谷/带的分裂更直接,能有效降低面内有效质量 引起对称性更高的能带分裂,但面内有效质量降低效果不如单轴显著
迁移率增强 对PMOS空穴迁移率增强效果显著(压应力);对NMOS电子迁移率也有增强(拉伸应力) 早期用于NMOS电子迁移率增强,但在先进节点中逐渐被单轴应力取代
器件集成度 易于在局部区域(如NMOS/PMOS分别)选择性施加,适合CMOS工艺 通常为全局性应力,难以在同一芯片上对不同类型器件进行差异化调制
工艺趋势: 在28nm及以下节点,单轴应力技术已成为主流。例如,PMOS采用嵌入式SiGe源漏(eSiGe)施加单轴压应力,NMOS采用双应力衬垫(Dual Stress Liner, DSL)施加单轴拉伸应力,实现了对NMOS和PMOS迁移率的独立优化。

3.3 单轴应力下的能带分裂机制

以PMOS为例,单轴压应力沿沟道方向(<110>晶向)施加时,对价带结构的影响如下:

  • 重空穴带(HH)与轻空穴带(LH)分裂:压应力使HH带能量上升,LH带能量下降,导致HH与LH之间的能隙增大。
  • 有效质量降低:由于空穴主要占据能量更高的HH带,但单轴压应力会显著降低HH带沿沟道方向的有效质量(m*HH, channel),从而大幅提升空穴迁移率。
  • 自旋轨道分裂带(SO)影响:SO带进一步下移,减少了价带间的带间散射,有利于迁移率提升。
注意: 应力并非越大越好。过高的应力可能导致晶格缺陷(如位错)的产生,反而增加散射中心,降低迁移率并增大漏电流。因此,存在一个最优应力窗口。

3.4 双轴应力下的能带分裂机制

双轴应力通常通过外延生长晶格失配的SiGe层来实现。例如,在SiGe虚拟衬底上外延生长Si沟道层,由于Si的晶格常数小于SiGe,Si沟道层会受到双轴拉伸应力。

  • 导带谷分裂:对于NMOS,双轴拉伸应力使导带的四重简并谷(Δ4)能量上升,二重简并谷(Δ2)能量下降。电子优先占据能量更低的Δ2谷,其面内有效质量更小,从而增强电子迁移率。
  • 价带影响:双轴应力对价带的影响相对复杂,通常也会引起HH与LH的分裂,但面内有效质量的降低效果不如单轴压应力显著,因此双轴应力主要用于NMOS的迁移率增强。

3.5 应力对能带结构影响的内联SVG示意图

下图展示了单轴压应力与双轴拉伸应力对硅能带结构(导带底和价带顶)的典型调制效果,重点突出了能带分裂与有效质量变化。

应力对硅能带结构的影响示意图 应力对硅能带结构的影响(能带分裂与有效质量变化) 导带(CBM) 价带(VBM) 分裂后能带 无应力(Unstrained) 导带(六重简并) 价带(HH/LH简并) Eg 单轴压应力 单轴压应力(Uniaxial Compressive) 导带(轻微上移) HH带(上移) LH带(下移) ΔEHH-LH m*HH, channel ↓ 双轴拉伸应力 双轴拉伸应力(Biaxial Tensile) Δ2谷(下移) Δ4谷(上移) ΔEΔ2-Δ4 价带(轻微下移) m*e, in-plane ↓

3.6 应力类型与迁移率增强效果对比

下表总结了不同应力类型对NMOS和PMOS迁移率增强的典型效果,以及对应的物理机制。

器件类型 应力类型 主要物理机制 迁移率增强幅度(典型值)
NMOS 单轴拉伸应力(沟道方向) 导带Δ2谷能量降低,面内有效质量减小 15% - 30%
NMOS 双轴拉伸应力 导带谷分裂,Δ2谷占据率增加 10% - 20%
PMOS 单轴压应力(沟道方向) 价带HH/LH分裂,HH带沿沟道方向有效质量降低 30% - 60%
PMOS 双轴压应力 价带HH/LH分裂,但面内有效质量降低效果较弱 10% - 20%
设计启示: 在先进CMOS工艺中,针对PMOS采用单轴压应力(如eSiGe)可获得最大的迁移率增益,而NMOS则受益于单轴拉伸应力(如应力衬垫)。双轴应力技术由于工艺复杂度和灵活性限制,在先进节点中逐渐被单轴技术取代,但在特定应用(如SOI器件)中仍有其价值。