3. 传统HCE防护技术回顾:LDD结构、轻掺杂漏极、侧墙技术
在先进应力工艺出现之前,热载流子效应(HCE)是制约MOSFET可靠性的首要挑战。传统防护策略的核心思想是降低沟道峰值电场,从而减少载流子在漏端获得高能量的概率。本章回顾三种经典且至今仍在量产中广泛使用的HCE防护技术:LDD结构、轻掺杂漏极与侧墙技术。理解这些技术是掌握后续应力增强型防护方案的基础。
3.1 热载流子效应的物理根源与电场峰值
热载流子效应源于漏端附近的高电场雪崩区。当MOSFET工作在饱和区时,漏-衬底耗尽层承受大部分电压降,形成峰值电场 \(E_m\)。载流子在此区域被加速至“热”状态,产生碰撞电离、衬底电流(\(I_{sub}\))和栅电流(\(I_g\)),最终导致阈值电压漂移、跨导退化及栅氧化层损伤。
关键退化指标: 衬底电流 \(I_{sub}\) 是HCE严重程度的直接表征。传统经验公式:\(I_{sub} \propto I_{ds} \cdot \exp(-\Phi_i / q \lambda E_m)\),其中 \(E_m\) 为峰值电场,降低 \(E_m\) 是防护的根本。
实战要点: 在工艺开发中,通常通过测量 \(I_{sub}\) 与 \(I_{ds}\) 的比值来快速评估HCE风险。比值超过 \(10^{-3}\) 即需启动防护设计。
3.2 LDD结构:轻掺杂漏极的核心原理
LDD(Lightly Doped Drain)结构通过在重掺杂漏区(N+)与沟道之间插入一段轻掺杂N-区域,将耗尽层展宽,从而降低峰值电场。其本质是电压降的再分配:原本集中在漏-沟道界面的高电场被分散到更长的N-区域上。
3.3 侧墙技术:自对准LDD的实现工艺
侧墙(Spacer)是实现LDD结构的关键工艺步骤。它利用各向异性刻蚀在栅极两侧形成介质侧墙,作为后续重掺杂注入的自对准掩膜。侧墙的宽度直接决定了LDD区域的长度,是控制器件电学特性的核心工艺参数。
3.3.1 侧墙形成工艺流程
- 栅极形成: 完成多晶硅栅极刻蚀,形成栅极结构。
- LDD注入: 以栅极为掩膜,进行低能量、低剂量的N-注入(如磷或砷,剂量 \(1 \times 10^{13} \sim 5 \times 10^{13} \text{cm}^{-2}\))。
- 介质沉积: 使用LPCVD或PECVD沉积一层氧化硅或氮化硅薄膜(厚度决定侧墙宽度)。
- 各向异性回刻: 采用反应离子刻蚀(RIE)进行全片回刻,由于刻蚀速率在水平方向远大于垂直方向,最终仅在栅极侧壁保留介质,形成侧墙。
- 源漏重掺杂: 以栅极+侧墙为掩膜,进行高能量、高剂量的N+注入(剂量 \(1 \times 10^{15} \sim 5 \times 10^{15} \text{cm}^{-2}\)),形成源漏区。
- 退火激活: 快速热退火(RTP)激活杂质,同时修复注入损伤。
工艺避坑: 侧墙刻蚀必须精确控制过刻蚀量。过刻蚀不足会导致侧墙根部残留介质,增加接触电阻;过刻蚀过度则会削薄侧墙,使后续N+注入过于靠近沟道,削弱LDD的电场降低效果。
3.4 LDD与侧墙的参数设计权衡
LDD结构并非完美无缺,其设计需要在HCE防护与器件性能之间进行精细权衡。下表总结了关键参数的影响:
| 参数 | 对HCE防护的影响 | 对器件性能的影响 | 典型工艺范围 |
|---|---|---|---|
| LDD注入剂量 | 剂量越低,耗尽层越宽,峰值电场越低,HCE防护越好 | 剂量过低会增加串联电阻 \(R_{sd}\),降低驱动电流 \(I_{dsat}\) | \(1 \times 10^{13} \sim 5 \times 10^{13} \text{cm}^{-2}\) |
| LDD注入能量 | 能量越低,结深越浅,横向扩散越小,电场梯度更缓 | 能量过低导致杂质激活不充分,接触电阻增大 | 10 ~ 30 keV(砷) |
| 侧墙宽度 | 侧墙越宽,LDD区域越长,电场分布越均匀 | 侧墙过宽增加源漏间距,降低电流驱动能力 | 50 ~ 150 nm(90nm节点) |
| 侧墙材料 | 氮化硅侧墙应力较大,可能引入额外界面态 | 氧化硅侧墙工艺成熟,应力小,但刻蚀选择性较差 | SiO₂ / Si₃N₄ / ONO叠层 |
3.5 传统防护技术的局限性
随着工艺节点进入90nm以下,传统LDD+侧墙技术面临以下挑战:
- 串联电阻恶化: 为满足HCE防护要求,LDD剂量不断降低,导致源漏串联电阻 \(R_{sd}\) 显著增加,严重制约器件速度。
- 短沟道效应加剧: LDD区域的横向扩散在短沟道器件中会与源端耗尽层耦合,导致阈值电压滚降和DIBL(漏致势垒降低)恶化。
- 应力工程冲突: 传统侧墙材料(SiO₂/Si₃N₄)无法提供有效的沟道应力,而后续的应力增强技术(如应力记忆技术SMT、嵌入式SiGe源漏)需要与侧墙工艺深度集成。
实战启示: 在45nm及以下节点,单纯依靠LDD降低电场已不足以满足HCE寿命要求。必须引入应力技术(如压缩应力侧墙、应力记忆层)来同时优化载流子迁移率与电场分布,实现“性能-可靠性”双赢。这正是本课程后续章节的核心内容。
3.6 本章小结
传统HCE防护技术以LDD结构为核心,通过轻掺杂漏极展宽耗尽层、降低峰值电场;侧墙技术则提供了自对准、高精度的工艺实现方案。理解这些技术的物理原理、工艺步骤与设计权衡,是掌握先进应力防护技术的前提。下表总结了三种技术的核心贡献:
| 技术 | 核心贡献 | 主要代价 | 适用节点 |
|---|---|---|---|
| 轻掺杂漏极(LDD) | 降低峰值电场,减少热载流子产生 | 增加串联电阻,降低驱动电流 | 0.35μm ~ 65nm |
| 侧墙技术 | 自对准实现LDD与源漏注入隔离 | 增加工艺复杂度,引入寄生电容 | 所有自对准工艺节点 |
| LDD+侧墙组合 | 兼顾HCE防护与工艺可制造性 | 性能与可靠性的折中难以突破 | 45nm以下需引入应力增强 |