📚 课程目录第3章短沟道效应（SCE）机理

3. 短沟道效应（SCE）机理：DIBL效应、亚阈值摆幅退化、阈值电压滚降

随着MOSFET沟道长度缩短至深亚微米乃至纳米尺度，源漏耗尽区逐渐向沟道中心延伸，栅极对沟道电势的控制能力减弱，导致一系列短沟道效应（Short-Channel Effects, SCE）。理解SCE的物理机理是优化FinFET鳍片结构参数的前提。本节重点剖析三种核心SCE：漏致势垒降低（DIBL）、亚阈值摆幅（SS）退化以及阈值电压滚降（V_th Roll-off）。

_F 短沟道（SCE显著）栅极弱栅控 · 势垒降低源漏势垒降低（DIBL）沟道缩短 SCE核心表现 1. DIBL：漏电压抬升 → 源端势垒降低 → 阈值电压下降 2. 亚阈值摆幅退化：栅控效率下降 → SS增大 → 漏电增加 3. 阈值电压滚降：沟道越短，V_th下降越严重 FinFET通过鳍片高度（H_fin）增强栅控，抑制上述效应

3.1 漏致势垒降低（DIBL）效应

DIBL（Drain-Induced Barrier Lowering）是短沟道器件中最具代表性的二维静电效应。其物理本质是：当漏极电压（V_DS）增大时，漏极耗尽区向源端扩展，与源极耗尽区发生耦合，导致源-沟道之间的势垒高度降低。即使栅极电压低于阈值，源区载流子也能越过降低的势垒注入沟道，形成不可忽略的亚阈值漏电。

DIBL的定量表征：通常定义为阈值电压随漏电压的变化率，单位 mV/V。

DIBL = (V_th,lin - V_th,sat) / (V_DS,sat - V_DS,lin)

理想值接近 0 mV/V；实际先进FinFET要求 DIBL < 50 mV/V。

DIBL效应与器件参数的关系
参数	增大趋势	对DIBL的影响
沟道长度 (L_g)	减小	DIBL 显著增大
鳍片高度 (H_fin)	增大	DIBL 减小（栅控增强）
栅氧化层厚度 (T_ox)	减小	DIBL 减小
沟道掺杂浓度	增大	DIBL 减小（但增大随机掺杂波动）

3.2 亚阈值摆幅退化

亚阈值摆幅（Subthreshold Swing, SS）定义为漏电流变化一个数量级所需的栅电压变化量，是衡量栅极对沟道开关控制效率的关键指标。其理想极限在室温（300K）下为 60 mV/dec。在短沟道器件中，由于栅极对沟道电势的控制减弱，源漏电场线直接穿透到沟道内部，导致SS退化（增大）。

SS退化机理：短沟道下，栅极与沟道之间的电容耦合被源/漏与沟道之间的寄生电容分流。等效电路模型中，SS可表示为：

SS = ln(10) · (kT/q) · (1 + C_dep/C_ox + C_par/C_ox)

其中 C_par 为源/漏与沟道之间的寄生电容。FinFET通过三维栅极包裹鳍片，增大 C_ox 有效值，从而抑制SS退化。

FinFET的鳍片高度（H_fin）直接影响栅极与沟道的有效耦合面积。增大H_fin可增加栅极对沟道侧壁的控制，降低C_par/C_ox比值，使SS更接近理想值。TCAD仿真中，通常提取V_DS=0.05V和V_DS=0.7V两种条件下的SS值，评估其退化程度。

3.3 阈值电压滚降

阈值电压滚降（V_th Roll-off）是指随着沟道长度缩短，阈值电压持续下降的现象。其物理根源与DIBL密切相关：沟道越短，源漏耗尽区在沟道中所占比例越大，栅极需要更大的电压才能形成反型层，但实际表现为阈值电压降低。

设计警示：阈值电压滚降会导致同一芯片上不同沟道长度的器件阈值不一致，严重影响模拟电路的匹配性能和数字电路的噪声容限。FinFET通过提高鳍片高度，利用侧墙栅极增强对沟道电势的控制，可有效延缓V_th滚降的起始沟道长度。

_fin）的关系沟道长度 L_g (nm) 阈值电压 V_th (V) 低H_fin 高H_fin 理想V_th 滚降区域高H_fin延缓滚降

3.4 三种SCE的关联与FinFET抑制策略

DIBL、SS退化和V_th滚降并非孤立存在，它们共同源于栅控能力的减弱。下表总结了三种效应的关联性及FinFET通过鳍片高度优化的抑制策略。

三种SCE的关联与FinFET抑制策略
SCE类型	物理根源	与H_fin的关系	TCAD优化目标
DIBL	漏电场穿透至源端，降低势垒	H_fin↑ → 侧墙栅控↑ → DIBL↓	DIBL < 50 mV/V
SS退化	栅控电容被寄生电容分流	H_fin↑ → C_ox有效↑ → SS↓	SS < 70 mV/dec
V_th滚降	沟道缩短导致耗尽区占比增大	H_fin↑ → 滚降起始L_g↓	滚降幅度 < 30 mV

  TCAD仿真要点：在Sentaurus或Silvaco TCAD中，通过扫描Hfin参数（如20nm、40nm、60nm），提取不同Lg下的ID-VG曲线，计算DIBL、SS和Vth滚降值。典型结果表明，当Hfin从20nm增至60nm时，DIBL可降低约40%，SS改善约15%，Vth滚降起始沟道长度缩短约30%。但需注意，过高的Hfin会增加寄生电容和工艺难度，需在后续章节中通过多目标优化确定最佳值。