1. 课程导论：FinFET技术背景、短沟道效应（SCE）概述、鳍片高度（Fin Height）的关键作用
1.1 从平面MOSFET到FinFET：技术演进背景
随着集成电路制造工艺进入22nm节点及以下，传统平面MOSFET面临严重的物理极限挑战。栅极对沟道的静电控制能力急剧下降，导致漏电流激增、阈值电压漂移等短沟道效应（SCE）难以抑制。FinFET（鳍式场效应晶体管）通过将沟道从平面“立起来”形成三维鳍片结构，重新夺回了栅极对沟道的控制权。
| 对比维度 | 平面MOSFET | FinFET |
|---|---|---|
| 沟道结构 | 二维平面 | 三维鳍片 |
| 栅极包裹方式 | 单侧（顶栅） | 三侧（顶+两侧） |
| 短沟道控制 | 弱（依赖高掺杂） | 强（几何约束+多栅） |
| 典型工艺节点 | ≥28nm | ≤22nm（如14nm/7nm/5nm） |
| 漏电抑制能力 | 较差 | 优异（亚阈值摆幅接近60mV/dec） |
关键洞察： FinFET的核心优势在于“多栅包围”结构。栅极从三个方向包裹鳍片，增强了栅极对沟道电势的调制能力，从而在更短的沟道长度下仍能有效抑制源漏穿通。
1.2 短沟道效应（SCE）概述
当MOSFET沟道长度缩短至纳米尺度时，源漏耗尽区相互靠近，栅极对沟道电势的控制能力减弱，引发一系列短沟道效应。这些效应直接影响器件的开关特性、功耗和可靠性。
主要短沟道效应分类
- 阈值电压滚降（Vth Roll-off）： 沟道长度缩短导致阈值电压下降，器件关断困难。
- 漏致势垒降低（DIBL）： 漏极电压通过缩短的沟道影响源端势垒，导致漏电流增大。
- 亚阈值摆幅退化（SS Degradation）： 亚阈值斜率增大，开关特性恶化。
- 沟道穿通（Punch-through）： 源漏耗尽区直接连通，产生不可控的大电流。
- 热载流子效应（HCE）： 高电场加速载流子注入栅氧化层，引起可靠性问题。
| SCE类型 | 物理机制 | 对器件的影响 | FinFET抑制优势 |
|---|---|---|---|
| Vth Roll-off | 沟道缩短 → 源漏共享耗尽区 | 关断漏电↑，静态功耗↑ | 三栅包裹增强栅控 |
| DIBL | 漏压穿透沟道降低源端势垒 | 输出电阻↓，增益↓ | 鳍片约束电势分布 |
| SS退化 | 栅控减弱 → 载流子扩散主导 | 开关速度↓，功耗↑ | 接近理想60mV/dec |
| Punch-through | 源漏耗尽区直接接触 | 器件失效 | 鳍片高度优化可抑制 |
教学提示： DIBL是衡量FinFET短沟道抑制能力的关键指标。在TCAD仿真中，通常通过测量Vth(Vds=0.05V)与Vth(Vds=0.8V)的差值来量化DIBL。差值越小，说明栅控能力越强。
1.3 鳍片高度（Fin Height）的关键作用
鳍片高度（Hfin）是FinFET最重要的几何设计参数之一。它直接决定了沟道的有效宽度、栅极对沟道的静电控制能力以及器件的驱动电流。在TCAD优化中，鳍片高度是一个需要精细权衡的核心变量。
鳍片高度对器件性能的影响机制
- 有效沟道宽度（Weff）： 对于三栅FinFET，Weff = 2 × Hfin + Wfin（鳍片宽度）。增加Hfin直接增大Weff，从而提升驱动电流Ion。
- 栅极静电控制： 较高的鳍片意味着栅极侧壁面积增大，增强了栅极对沟道电势的调制能力，有助于抑制DIBL和Vth滚降。
- 短沟道抑制： 增大Hfin可以改善沟道电势分布，使源漏势垒更陡峭，有效降低亚阈值漏电流。
- 寄生电容与功耗： 过高的鳍片会增加栅极与源漏之间的寄生电容，导致动态功耗上升和开关速度下降。
- 工艺复杂度： 鳍片高度受限于刻蚀工艺的深宽比（Aspect Ratio），过高的鳍片容易导致结构倒塌或刻蚀不均匀。
| 鳍片高度 Hfin | 驱动电流 Ion | DIBL抑制 | 亚阈值摆幅 SS | 寄生电容 Cgg | 工艺难度 |
|---|---|---|---|---|---|
| 偏低（如20nm） | 低 | 弱 | 退化（~80mV/dec） | 低 | 低 |
| 适中（如40nm） | 中 | 良好 | 接近理想（~65mV/dec） | 中 | 中 |
| 偏高（如60nm） | 高 | 优异 | 理想（~60mV/dec） | 高 | 高（深宽比大） |
设计权衡警告： 鳍片高度并非越大越好。虽然高鳍片可以提升驱动电流和短沟道抑制能力，但过高的鳍片会引入显著的寄生效应和工艺风险。TCAD参数优化的核心任务就是找到在给定工艺节点下，使Ion、Ioff、SS、DIBL和Cgg综合最优的Hfin值。
1.4 本课程TCAD优化框架
本课程将使用业界标准的TCAD仿真工具（如Sentaurus TCAD或Victory TCAD），系统性地研究鳍片高度对FinFET短沟道效应的影响。通过参数化扫描和物理模型校准，建立Hfin与关键性能指标（Ion、Ioff、SS、DIBL、Cgg）之间的定量关系。
课程核心流程：
1. 建立基准FinFET结构（Lg=20nm, Wfin=10nm）
2. 参数化扫描Hfin（20nm → 80nm，步长5nm）
3. 提取I-V/C-V特性，计算SCE指标
4. 绘制Hfin vs. SCE指标的关系曲线
5. 基于帕累托最优确定最佳Hfin范围
1. 建立基准FinFET结构（Lg=20nm, Wfin=10nm）
2. 参数化扫描Hfin（20nm → 80nm，步长5nm）
3. 提取I-V/C-V特性，计算SCE指标
4. 绘制Hfin vs. SCE指标的关系曲线
5. 基于帕累托最优确定最佳Hfin范围